存储控制装置、存储装置及其处理方法制造方法及图纸

本发明专利技术涉及存储控制装置、存储装置及其处理方法。该存储控制装置包括存储器状态获取部和操作指令生成部，该存储器状态获取部获取与写入目标相关联的存储器的存储状态，而该操作指令生成部从所获取的存储状态和写入数据生成与写入目标相关联的存储器的每单元至少2位的操作指令。

【技术实现步骤摘要】

本公开涉及存储控制装置。具体地，本公开涉及用于非易失性存储器的存储控制装置、存储装置和信息处理系统、它们的处理方法以及使计算机执行处理方法的程序。
技术介绍
在信息处理系统中，例如DRAM (动态随机存取存储器)用作工作存储器。DRAM通常是易失性存储器并且在供电停止时丢失存储的内容。同时，最近使用非易失性存储器(NVM)0非易失性存储器大致分为支持大尺寸单位的数据访问的闪存和能够以小单位高速随机访问的非易失性随机存取存储器。这里，作为闪存的代表示例，提供了 NAND型闪存。同时，作为非易失性随机存取存储器的示例，提供了 ReRAM (电阻RAM)、PCRAM (相变RAM)、MRAM (磁阻 RAM)等。在现有技术中的一般存储器系统中，在对存储器的写入指令中的信息量是存储器中写入的每位一位(bit，比特)，而在写入操作之后的存储器单元状态是O或I之一(例如，参见Kuwano Masahiko,“Practical Use of Memory IC”，CQ Publishing Company, 2001 年9月，第54、100、120和191页)。这表示例如在对DRAM的写入命令中，数据总线在允许写入端子(write enable terminal)被断言(assert)的状态下锁存,并且锁存的数据写入指定的地址中。
技术实现思路
在以上现有技术中，因为每个存储器位的指令信息量是一位，所以限制了可以从存储器的外部给予的信息。同时，在使用诸如ReRAM和PCRAM的非易失性随机存取存储器的存储器系统中，高效率的错误校正功能经常在一起使用。因为该高效率的错误校正功能要求大的硬件规模，所以它在多种情况下被放置在例如称为“存储器控制器”的存储器外部的芯片上。而且在该存储器系统中，尽管可以使用能够由错误校正功能得知的错误位置信息来进行自适应控制，但是因为在现有技术中的一般存储器的接口功能的限制而难以进行自适应控制。本公开鉴于以上情况而提出并且使得能够通过将每个存储器位的指令信息量设置为多个位来进行自适应控制。根据本技术的第一实施方式，提供了存储控制装置或其控制方法，存储控制装置包括存储器状态获取部和操作指令生成部，该存储器状态获取部获取与写入目标相关联的存储器的存储状态，该操作指令生成部从所获取的存储状态和写入数据生成与写入目标相关联存储器的每个单元(cell)至少2位的操作指令。由此，提供根据与写入目标相关联的存储器的存储状态进行自适应控制的作用。根据本技术的第一实施方式，存储器状态获取部可以包括读取处理部和错误检测部，该读取处理部读出在与写入目标相关联的存储器中存储的数据作为读取数据，该错误检测部(error detection unit)进行读取数据的错误检测并且生成指示检测到错误的位置的错误位置信息。存储器状态获取部可以获取所读取的数据和错误位置信息作为存储状态。由此，提供了根据读取数据和错误位置信息来进行自适应控制的作用。根据本技术的第一实施方式，操作指令可以包括涉及与写入目标相关联的存储器中的写入的极性和强度的组合的指令。由此，提供根据与写入目标相关联的存储器的存储状态来控制写入的极性和强度的组合的作用。在以上情况中并且在存储器是可变电阻元件的情况下，写入的极性可以是由在可变电阻元件中的预定阈值来决定的高电阻状态和低电阻状态中的一个，并且写入的强度可以是在可变电阻元件中的电阻状态的强度。根据本技术的第一实施方式,操作指令(operation instruction)可以包括涉及在与写入目标相关联的存储器中的不同极性的两次写入的指令。由此，提供了避免连续写入相同极性的作用。根据本技术的第一实施方式，操作指令生成部可以通过可变长度码来编码操作指令。由此，提供了减少操作指令大小的作用。根据本技术的第二实施方式，提供了包括存储器、操作指令获取部和控制部的存储装置，该存储器包括多个存储器单元，该操作指令获取部获取与写入目标相关联的存储器单元的每单元至少2位的操作指令，该控制部根据操作指令对与写入目标相关联的存储器单元进行写入处理。由此，提供根据与写入目标相关联的存储器单元的存储状态来接收自适应控制的作用。根据本技术的第三实施方式，提供了包括存储器、存储器状态获取部、操作指令生成部和控制部的存储装置，该存储器包括多个存储器单元，该存储器状态获取部获取与写入目标相关联的存储器单元的存储状态，该操作指令生成部从所获取的存储状态和写入数据生成与写入目标相关联的存储器单元的每单元至少2位的操作指令，该控制部根据操作指令对与写入目标相关联的存储器单元进行写入处理。而且，根据本公开的第三实施方式，提供了一种存储装置，包括:存储器，包括多个存储器单元；存储器状态获取部，获取与写入目标相关联的存储器单元的存储状态；操作指令生成部，从所获取的存储状态和写入数据生成与写入目标相关联的存储器单元的至少2位每单元的操作指令；以及控制部，根据操作指令对与写入目标相关联的存储器单元进行写入处理。由此，提供根据与写入目标相关联的存储器单元的存储状态进行自适应控制的作用。根据本公开的实施方式，可以通过将每个存储器位的指令信息量设置为多个位来提供使得能够进行自适应控制的有利效果。【附图说明】图1是示出了根据本公开的实施方式的信息处理系统的配置示例的图；图2是示出了根据本公开的实施方式的逻辑页的管理示例的图；图3是示出了根据本公开的实施方式的物理页的管理示例的图；图4是示出了根据本公开的实施方式的存储控制装置200的功能配置示例的图；图5是示出了根据本公开的实施方式的存储器100的配置示例的图；图6是示出了根据本公开的实施方式的存储器单元阵列110的配置的示例的图；图7是用于说明根据本公开的实施方式的存储器单元阵列110的驱动电压的图；图8是用于说明根据本公开的实施方式的存储器单元阵列110的电阻状态的极性和强度的图；图9是示出了根据本公开的第一实施方式的在存储器100中的读取数据、写入数据、错误位置信息和处理内容的关系示例的图；图10是示出了根据本公开的第一实施方式的操作指令号的示例的图；图11是示出了根据本公开的第一实施方式的存储器操作指令模式(pattern)的示例的图；图12是示出了根据本公开的第一实施方式的单元模式类型示例的图；图13是示出了根据本公开的第一实施方式的单元模式的具体示例的图；图14是示出了根据本公开的实施方式的对存储控制装置200的写入命令的操作的处理过程示例的流程图；图15是示出了根据本公开的实施方式的对存储器100的读取请求的操作的处理过程示例的流程图；图16是示出了根据本公开的实施方式的对存储器100的写入请求的操作的处理过程示例的流程图；图17是示出了根据本公开的实施方式的设置操作的处理过程示例的流程图；图18是示出了根据本公开的实施方式的强设置操作的处理过程示例的流程图；图19是示出了根据本公开的实施方式的重置操作的处理过程示例的流程图；图20是示出了根据本公开的实施方式的存储器100的强重置操作(步骤S970)的处理过程示例的流程图；图21是示出了根据本公开的第二实施方式的操作指令号的分配示例的图；图22是示出了根据本公开的第二实施方式的操作指令号的使用虚拟语言表达的定义不例的图；图本文档来自技高网...

【技术保护点】
一种存储控制装置，包括：存储器状态获取部，获取与写入目标相关联的存储器的存储状态；以及操作指令生成部，从所获取的存储状态和写入数据生成与所述写入目标相关联的存储器的每单元至少2位的操作指令。

【技术特征摘要】
2012.07.18 JP 2012-1596881.一种存储控制装置，包括: 存储器状态获取部，获取与写入目标相关联的存储器的存储状态；以及操作指令生成部，从所获取的存储状态和写入数据生成与所述写入目标相关联的存储器的每单元至少2位的操作指令。2.根据权利要求1所述的存储控制装置， 其中，所述存储器状态获取部包括: 读取处理部，将在与所述写入目标相关联的存储器中存储的数据读出作为读取数据，以及 错误检测部，进行所述读取数据的错误检测并且生成指示检测到错误的位置的错误位置信息，并且 其中，所述存储器状态获取部将所述读取数据和所述错误位置信息获取作为所述存储状态。3.根据权利要求1所述的存储控制装置，其中，所述操作指令包括有关在与所述写入目标相关联的存储器中写入的极性和强度的组合的指令。4.根据权利要求3所述的存储控制装置，其中，在所述存储器是可变电阻元件的情况下，所述写入的极性是由所述可变电阻元件中的预定阈值决定的高电阻状态和低电阻状态之一，而所述写入的强度是在所述可变电阻元件中的电阻状态的强度。5.根据权利要求1所述的存储控制装置，其中，所述操作指令包括关...

【专利技术属性】
技术研发人员：藤波靖，足立直大，石井健，大久保英明，筒井敬一，中西健一，新桥龙男，
申请(专利权)人：索尼公司，
类型：发明
国别省市：