混合图形显示功率管理制造技术

本发明专利技术名称为“混合图形显示功率管理”。一些实施例描述与混合图形显示功率管理相关的技术。在一个实施例中，与视频流的一个或多个图像帧对应的数据存储在本地帧缓冲器中。然后可以基于本地帧缓冲器中存储的数据或来自图形控制器的视频流，驱动显示装置(例如，LCD)。还描述了其他实施例。

【技术实现步骤摘要】
【专利摘要】本专利技术名称为“混合图形显示功率管理”。一些实施例描述与混合图形显示功率管理相关的技术。在一个实施例中，与视频流的一个或多个图像帧对应的数据存储在本地帧缓冲器中。然后可以基于本地帧缓冲器中存储的数据或来自图形控制器的视频流，驱动显示装置(例如，LCD)。还描述了其他实施例。【专利说明】混合图形显示功率管理
本公开主要涉及电子领域。更具体来说，本专利技术的实施例涉及混合图形显示功率管理。
技术介绍
便携式计算装置正获得欢迎，部分是因为它们的价格下降和不断提高的性能。它们越来越受欢迎的另一个原因可能是由于如下事实:一些便携式计算装置例如通过依靠电池功率可以在许多地方操作。但是，随着更多功能性集成到便携式计算装置中，减少功耗的需求变得越来越重要，例如将电池功率维持延长的时间期。而且，一些便携式计算装置包括液晶显示器(IXD)或“平板(flat panel) ”显示器。目前的移动装置一般设计为“始终准备”更新显示器上的新帧。虽然这种准备状态对于视觉性能需求是非常好的，但是当系统处于空闲时(例如，当显示器上的图像对于给定时间期未改变时)，所引起的功率变得浪费。
技术实现思路
本专利技术提供一种设备，包括驱动显示装置的显示切换逻辑。所述显示切换逻辑包括:本地帧缓冲器，存储与视频流的一个或多个图像帧对应的数据；以及控制器，基于所述本地帧缓冲器中所存储的数据或来自图形控制器的视频流来确定是否要驱动所述显示装置。本专利技术还提供一种方法，包括:将与视频流的一个或多个图像帧对应的数据存储在本地帧缓冲器中；基于所述本地帧缓冲器中所存储的数据或来自图形控制器的视频流来确定是否要驱动显示装置；以及驱动所述显示装置。本专利技术还提供一种包括一个或多个指令的计算机可读媒体，所述一个或多个指令在处理器上执行时，将所述处理器配置成:将与视频流的一个或多个图像帧对应的数据存储在本地帧缓冲器中；基于所述本地帧缓冲器中所存储的数据或来自图形控制器的视频流来确定是否要驱动显示装置；以及驱动所述显示装置。本专利技术还提供一种系统，包括:存储器，存储上下文切换数据；以及显示切换逻辑，驱动显示装置。所述显示切换逻辑包括:本地帧缓冲器，存储与视频流的一个或多个图像帧对应的数据；以及控制器，基于所述本地帧缓冲器中所存储的数据或来自图形控制器的视频流来确定是否要驱动所述显示装置。【专利附图】【附图说明】参考附图提供详细说明。在附图中，引用数字的最左边的数字标识其中该引用数字首次出现的图。在不同附图中使用相同的引用数字来指示相似或相同的项目。图1、2和7示出计算系统的实施例的框图，该计算系统可用于实现本文论述的多种实施例。图3-4示出根据一些实施例的与分立图形和集成图形之间的上下文切换相关联的组件。图5示出根据一个实施例的用于显示内容更新和存储的可伸缩性握手协议的流程图。图6示出根据一个实施例的修改显示装置的刷新率的方法的流程图。【具体实施方式】在下文的描述中，阐述许多具体细节，以便提供多个实施例的透彻理解。但是，没有这些特定细节，仍可以实施一些实施例。在其他情况中，公知的方法、过程、组件和电路未作详细描述，以免混淆具体实施例。本文论述的一些实施例可提供一种新颖的技术和架构，其将是功率效率高的和/或可伸缩的(对于不同尺寸的显示器和/或显示器本地帧缓冲器)，同时维持图形性能。在一个实施例中，可以将切换组件和关联的逻辑集成到一个或多个图形装置(例如关联的芯片组、处理器、显示装置、图形逻辑等)中，以例如通过在空闲期期间从分立图形到集成图形(本文中也称为GFX(图形效果))进行切换或进入自刷新来促进显示器功率优化。如本文论述的，“空闲”期是指显示的图像对于选定的时间期(例如1ms、更短或更长的时间期等)未改变的时间。在一个实施例中，可以利用存储器(例如图形存储器或系统存储器)的一部分来进行上下文切换以促进分立图形和集成图形之间更平滑的转变。在一些实施例中，集成图形是指可以与一个或多个核系统组件(例如，处理器、主板上的芯片组等)集成的图形逻辑，而分立图形可以指经由总线/互连或点到点连接(包括例如PC1、高速PCI等)稱合到其他计算系统图(computing system figure)的单独接口装置(例如接口卡)上提供的图形逻辑，如本文例如参考图1-7进一步论述的。而且，本文论述的一些实施例可以用于多种计算系统中，例如参考图1-7论述的那些。更具体来说，图1示出根据本专利技术的一个实施例的计算系统100的框图。计算系统100可以包括经由互连网络(或总线)104通信的一个或多个中央处理单元(CPU)或处理器102-1至102-N(本文统称为“处理器102”或“多个处理器102”)。多个处理器102可以包括通用处理器、网络处理器(其处理通过计算机网络103传送的数据)或其他类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。而且，多个处理器102可具有单核或多核设计，例如多个处理器102中的一个或多个可包括一个或多个处理器核105-1至105_N(本文统称为“核105”或“多个核105”)。具有多核设计的多个处理器102可以将不同类型的多个处理器核105集成在相同的集成电路(IC)管芯上。而且，具有多核设计的多个处理器102可以作为对称或非对称多处理器来实现。在一个实施例中，多个处理器102中的一个或多个可包括一个或多个高速缓存106-1至106-N(本文统称为“高速缓存106”或“多个高速缓存106”)。高速缓存106可以是共享的(例如被多个核105中的一个或多个共享)或专用的(例如I级(LI)高速缓存)。而且，高速缓存106可以存储由多个处理器102的一个或多个组件(例如核105)利用的数据(例如，包括指令)。例如，高速缓存106可以本地缓存存储器107 (本文中也称为系统存储器)中存储的数据以便更快速地由处理器102的组件来访问。在一个实施例中，高速缓存106(可以是共享的)可包括中间级高速缓存和/或最后一级高速缓存(LLC)。多个处理器102的多种组件可以直接、通过总线或互连网络和/或存储器控制器或集线器与高速缓存106通信。芯片组108也可以与互连网络104通信。芯片组108可以包括图形和存储器控制集线器(memory control hub) (GMCH) 109。GMCH109可包括与存储器107通信的存储器控制器110。存储器107可存储数据，包括可由多个处理器102或计算系统100中包括的任何其他装置执行的指令序列。在本专利技术的一个实施例中，存储器107可包括一个或多个易失性存储(或存储器)装置，例如随机存取存储器(RAM)、动态RAM (DRAM)、同步DRAM (SDRAM)、静态RAM (SRAM)或其他类型的存储装置。还可以利用例如硬盘的非易失性存储器。附加装置可以经由互连网络104来通信，例如多个系统存储器。GMCH109还可包括图形接口控制器114和显示切换逻辑115。正如本文将进一步论述的，参考图2-6，逻辑115可以促成用于显示装置116的自刷新模式、或分立图形、集成图形之间的切换。而且，逻辑115可以根据实现在多个不同位置中提供，包括但不限于芯片组108、图形控制器114、显示装置116等。图本文档来自技高网...

【技术保护点】
一种设备，包括：显示切换逻辑，驱动显示装置，所述显示切换逻辑包括：本地帧缓冲器，存储与视频流的一个或多个图像帧对应的数据；以及控制器，基于所述本地帧缓冲器中所存储的数据或来自图形控制器的视频流来确定是否要驱动所述显示装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：SW夸，JP卡达奇，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：