耐高电压接收器制造技术

一种耐高电压单端接收器电路包含分压器，所述分压器操作以将大于所述分压器的阈值电压的单端输入信号分割为两半。通过门电路操作以接收低于所述分压器的所述阈值电压的单端信号。来自所述分压器的输出耦合到经修改斯密特触发器电路的第一输入以控制所述斯密特触发器电路的高阈值电平。来自所述通过门电路的输出耦合到所述经修改斯密特触发器电路的第二输入以控制所述斯密特触发器电路的低阈值电平。

High voltage receiver

A high voltage, single ended receiver circuit includes a voltage divider that operates to split a single ended input signal greater than the threshold voltage of the divider into two halves. The gate circuit is operated to receive a single end signal lower than the threshold voltage of the voltage divider. The output from the divider is coupled to the first input of the modified Smit trigger circuit to control the high threshold level of the Smit flip-flop circuit. From the modified Schmitt trigger circuit second input with low threshold level to control the Schmitt trigger circuit through the output gate circuit is coupled to the.

【技术实现步骤摘要】
【国外来华专利技术】耐高电压接收器
本专利技术涉及模拟电路设计，且更特定来说，涉及用于通过在低电压域中操作的电路组件来处理在高电压域中接收的输入信号的电路。
技术介绍
随着集成电路设计的尺度日益减小，对集成电路的供电电压也减小。然而，集成电路设计接收处于较高电压电平的信号，即使可用于电路设计的内部电力可能被减小到某些所接收信号的电压电平以下也如此。举例来说，集成电路设计的芯片上供应电压可能处于约1.8伏的范围内。芯片上的接收器电路可能需要用来处置OV到3.6V的范围内的高电压域I/O信号。如果高电压域I/O信号直接连接到芯片，那么所述高电压域信号将使接收器电路的放大器饱和。因此，在1.8V域中操作的接收器电路可能不会可靠地接收高于1.8伏的共模的直接连接的信号。已经需要涉及源跟随器、电压调节器、电平选择逻辑等的复杂电路设计，来将高电压域I/o信号与低电压域接收器电路设计介接。例如与USB 2.0相容的电路设计的某些电路设计具有差动接收器和单端接收器两者。在这些电路设计中，差动接收器与单端接收器被分开地处置。要消耗芯片上的大量面积来促进对两种接收器类型的处置。
技术实现思路
本专利技术的各方面包含用于通过低电压域电路元件来处置高电压域I/O信号的电路设计。本专利技术的其它方面包含可在差动接收器与单端接收器之间共享的接口电路。本专利技术的一个方面包含晶体管阶梯分压器，所述晶体管阶梯分压器操作以将大于晶体管阶梯的阈值电压的差动输入信号分割为两半。通过门电路操作以接收低于所述晶体管阶梯的所述阈值电压的差动输入信号。将来自晶体管阶梯分压器和通过门电路的输出提供给单独的比较器。将来自比较器的输出进行组合以产生接收器电路的电压域中的信号。本专利技术的另一方面包含晶体管分压器，所述晶体管分压器操作以将大于晶体管分压器的阈值电压的单端输入信号分割为两半。通过门电路操作以接收低于所述晶体管分压器的所述阈值电压的单端信号。来自所述晶体管分压器的输出耦合到经修改斯密特触发器电路的第一输入以控制所述斯密特触发器电路的高阈值电平。来自所述通过门电路的输出耦合到所述经修改斯密特触发器电路的第二输入以控制所述斯密特触发器电路的低阈值电平。【附图说明】图1是根据本专利技术的实施例的在高电压范围中的输入输出(I/O)信号电压电平的图。图2是根据本专利技术的一方面的阶梯电路的示意图。图3是根据本专利技术的一方面而可使用的通过门电路的示意图。图4展示的是根据本专利技术的实施例的比较器部分的内部组件的示意图。图5是展示用于根据本专利技术的一方面的耐高电压差动接收器的瞬态响应图的图表。图6是根据本专利技术的一方面的用于通过在第二电压域中操作的接收器来接收在第一电压域中的差动信号的方法的过程流程图。图7a是展示根据本专利技术的说明性实施例的用于接收单端信号的通过门的示意图。图7b是展示根据本专利技术的说明性实施例的用于接收单端信号的阶梯电路的示意图。图8是展示根据本专利技术的各方面的节点Pp和节点Lp到经修改斯密特触发器电路的耦合的示意图。图9是展示根据本专利技术的说明性实施例的耦合到通过门和阶梯电路的斯密特触发器电路的响应的图表。图10是根据本专利技术的一方面的用于通过在第二电压域中操作的接收器来接收在第一电压域中的单端信号的方法的过程流程图。图11是展示根据本专利技术的说明性实施例的耐高电压差动接收器电路的示意图。图12是展示其中可有利地使用本专利技术的实施例的示范性无线通信系统的方框图。图13是说明根据本专利技术的各方面的用于例如耐高电压差动接收器电路等半导体组件的电路、布局和逻辑设计的设计工作站的方框图。【具体实施方式】根据本专利技术的各方面，具有约1.8V的供应电压的电路可以可靠地接收具有在0.8V到2.5V的范围内的共模电压的信号。图1涉及在从OV到3.6V的范围内的高电压域中的I/o信号的尺度。此尺度对应于针对USB 2.0应用而指定的I/O信号尺度，在USB 2.0应用中，用于I/O信号的共模可在0.8V与2.5V之间变化。在说明性实施例中，用于USB 2.0应用的差动输入信号的信号摆动可在约200mV的范围内。本专利技术的各方面将0.8V到2.5V的信号电压范围分割为两个范围。具有在第一范围中的共模电压的信号被阶梯电路可靠地接收，且具有在第二范围中的共模电压的信号被通过门电路可靠地接收。在图1中所示的实例中，所述范围仅是示范性的，且还涵盖其它值。参考图2来描述根据本专利技术的一方面的阶梯电路。阶梯电路200被配置成用于接收差动输入信号的差动接收器。在差动接收器中，节点Dp接收差动输入信号的正部分，且节点Dn接收差动输入信号的负部分。根据本专利技术的各方面，节点Dp和Dn是输入引脚，其中节点Dp是正数据引脚且Dn是负数据引脚，以用于接收差动数据信号。在说明性实施例中，阶梯电路200是耦合到节点Dp和Dn的PMOS阶梯。PMOS阶梯充当高带宽分压器。在低频处，阶梯电路200的行为受到晶体管202的电阻支配，且阶梯的每一支路作为电阻性分压器而起作用。在高频处，归因于阶梯的每一支路中的晶体管202的并联的栅极-源极电容，阶梯电路200作为电容性分压器而起作用。阶梯电路200针对在晶体管202的栅极-源极电压的两倍(2*Vgs)的范围内的信号而表现良好。在此实例中，每一晶体管的栅极-源极电压是约0.6V，因此，2*Vgs是约1.2V。因此，阶梯电路200可用于将具有2.5V的共模的输入信号向下分割为具有1.2V的共模的信号，使得所述信号可被1.8V接收器可靠地检测到。来自阶梯电路的被分割信号耦合到比较器CMPl的输入节点Lp和Ln。根据本专利技术的各方面，当I/O信号的共模电压低于1.2V时，阶梯电路200关闭。在那种情况下，经由与阶梯电路并联耦合的通过门电路来接收所述信号。图3中展示根据本专利技术的一方面而可使用的通过门电路的一实例。通过门300可传送具有高达约1.8V到对应于约1.2V的Vd的共模电压的信号。来自通过门电路300的晶体管302的输出耦合到比较器CMP2的输入节点Pp和Pn。根据本专利技术的各方面，图2中所示的阶梯电路200与图3中所示的通过门电路300并联地耦合到节点Dp和Dn。使用图2中所示的阶梯电路200来接收在节点Dp和Dn上接收的具有在2.5V与1.2V之间的共模电压的差动数据信号，且使用图3中所示的通过门电路300来接收具有在0.8V与1.2伏之间的共模电压的信号。根据本专利技术的各方面，阶梯电路200的晶体管202是高度电阻性的，以防止穿过阶梯电路从节点Dp和Dn到节点vssa的过高漏电流。在本专利技术的说明性实施例中的晶体管202的物理长度是约10微米，从而提供高电阻。由于晶体管202的高电阻，从节点Dp和Dn看到的输入阻抗的最差情况是约620K欧姆。这导致仅约0.5微安的漏电流。对于例如USB2.0应用等应用，此漏电流是可接受的。晶体管202的栅极-源极电容提供穿过晶体管的电容性耦合。因此，不会因为使用根据本专利技术的各方面的具有高电阻的晶体管202而显著地减小带宽。图4展示比较器CMPl 402和比较器CMP2 404的示范性内部组件。在说明性实施例中，比较器CMPl 402和比较器CMP2 404是运算跨导放大器(OTA)差动接收器。根据本专利技术的各方面，比较器CMPl 402和比较器CMP2 404的输出信号在本文档来自技高网...

【技术保护点】
一种方法，其包括：接收在第一信号域中的单端信号；通过分压器来分割所述单端信号以产生二等分单端信号；通过斯密特触发器电路的第一输入来接收所述二等分单端信号，所述第一输入控制所述斯密特触发器电路的高阈值；以及通过通过门将所述单端信号接收到所述斯密特触发器电路的第二输入，所述第二输入控制所述斯密特触发器电路的低阈值。

【技术特征摘要】
【国外来华专利技术】2011.01.27 US 13/014,7401.一种方法，其包括: 接收在第一信号域中的单端信号； 通过分压器来分割所述单端信号以产生二等分单端信号； 通过斯密特触发器电路的第一输入来接收所述二等分单端信号，所述第一输入控制所述斯密特触发器电路的高阈值；以及 通过通过门将所述单端信号接收到所述斯密特触发器电路的第二输入，所述第二输入控制所述斯密特触发器电路的低阈值。2.根据权利要求1所述的方法，其包括: 在所述单端信号高于所述分压器的阈值时，将来自所述分压器的所述二等分单端信号传输到所述斯密特触发器电路的所述第一输入；以及 在所述单端信号低于所述分压器的阈值时，将来自所述通过门的所述单端信号传输到所述斯密特触发器电路的所述第二输入。3.根据权利要求2所述的方法，其包括: 使所述通过门参考约等于所述分压器的所述阈值的电压，以用于在所述单端信号低于所述分压器的所述阈值时启用所述通过门。4.根据权利要求2所述的方法，其中所述分压器经配置以在所述单端信号高于约1.2伏时操作，且其中所述通过门经配置以在所述单端信号的共模分量低于约1.2伏时操作。5.根据权利要求1所述的方法，其进一步包括在移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、·计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中执行所述接收在所述第一信号域中的所述单端信号、分害I]、接收所述二等分单端信号，以及通过所述通过门来接收所述单端信号。6.—种电路,其包括: 斯密特触发器电路，其具有用于决定高阈值的第一输入以及用于决定低阈值的第二输A ； 分压器电路，其耦合到所述第一输入；以及 通过门电路，其耦合到所述第二输入。7.根据权利要求6所述的电路，其中所述分压器电路和所述通过门电路各自接收在第一信号域中的单端信号，所述分压器电路分割所述单端信号以产生二等分单端信号； 所述斯密特触发器电路的所述第一输入接收所述二等分单端信号。8.根据权利要求7所述的电路，其中所述分压器电路经配置以在所述单端信号高于所述分压器电路的阈值时，将所述二等分单端信号传输到所述斯密特触发器电路的所述第一输入；且 其中所述通过门电路经配置以在所述单端信号低于所述分压器电路的阈值时，将所述单端信号传输到所述斯密特触发器电路的所述第二输入。9.根据权利要求8所述的电路，其中使所述通过门电路参考约等于所述分压器电路的所述阈值的电压，以用于在所述单端信号低于所述分压器电路的所述阈值时启用所述通过I?电路。10.根据权利要求8所述的电路，其中所述分压器电路经配置以在所述单端信号高于约1.2伏时操作，且其中所述通过门电...

【专利技术属性】
技术研发人员：安基特·斯里瓦斯塔瓦，许浩·黄，全孝宏，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：