多电压域的高压侧电路及半导体结构、电平移位电路制造技术

本发明专利技术公开了一种多电压域的高压侧电路及半导体结构、电平移位电路，多电压域的高压侧电路中，n个PMOS场效应晶体管均连接同一个高电压，n个NMOS场效应晶体管分别连接第一次高电压～第n次高电压，PMOS场效应晶体管和NMOS场效应晶体管耦合。取该高电压和第一次高电压～第n次高电压之间的差值，即可得到n个电压域。由于采用本发明专利技术提供的多电压域的高压侧电路制作的半导体结构只需同一个高电压，只需制作一个N阱，进而只需在N阱四周形成一个N阱隔离层，避免了现有的制作多个N阱和多个N阱隔离层的情况，减小了半导体结构的面积。本发明专利技术提供的电平移位电路，采用同一高电压与三个次高电压之间的差值实现多电压域，满足现代集成芯片小型化的要求。

High voltage side circuit in multi voltage domain, semiconductor structure and level shift circuit

The invention discloses a multi domain voltage high voltage circuit and semiconductor structure, level shift circuit, high voltage circuit of multi voltage domain in the n PMOS field effect transistor are connected with a high voltage n NMOS field effect transistor are respectively connected to the first high voltage n high voltage, PMOS field effect transistor and field effect transistor coupled NMOS. By taking the difference between the high voltage and the first high voltage to the n high voltage, n voltage domains can be obtained. Because the semiconductor structure of high voltage side voltage domain circuit provided by the invention made only with a high voltage, only need to make a N trap, then only need to form a N well isolation layer in the N trap around, to avoid the production of existing multiple N wells and multiple N well isolation layer the reduced area of the semiconductor structure. The level shifting circuit of the invention adopts the difference between the same high voltage and three sub high voltages to realize the multi voltage domain, and meets the requirement of the miniaturization of the modern integrated chip.

【技术实现步骤摘要】
多电压域的高压侧电路及半导体结构、电平移位电路
本专利技术涉及集成电路
，更具体地说，涉及一种多电压域的高压侧电路及半导体结构、电平移位电路。
技术介绍
目前，当功率集成电路的高压侧需要多个电压域时，通常为提供一个次高电压，以及提供多个彼此独立的高电压，取多个高电压和该一个次高电压的差值，从而得到多个不同的电压域。参考图1a所示，为现有的一种多电压域的高压侧电路，包括三个PMOS场效应晶体管和三个NMOS场效应晶体管，将一个PMOS场效应晶体管和一个NMOS场效应晶体管组合为一个单元，分别为第一单元100、第二单元200和第三单元300。其中，第一单元100的PMOS场效应晶体管的源极连接第一高电压Vccl，PMOS场效应晶体管的漏极连接NMOS场效应晶体管的漏极，NMOS场效应晶体管的源极连接次高电压Vss ;第二单元200的PMOS场效应晶体管的源极连接第二高电压Vcc2，PMOS场效应晶体管的漏极连接NMOS场效应晶体管的漏极，NMOS场效应晶 体管的源极连接次高电压Vss ;第三单元300的PMOS场效应晶体管的源极连接第三高电压Vcc3，PMOS场效应晶体管的漏极连接NMOS场效应晶体管的漏极，NMOS场效应晶体管的源极连接次高电压Vss。若第一单元100、第二单元200和第三单元300分别需要不同的电压域时，将第一高电压Vccl、第二高电压Vcc2和第三高电压Vcc3分别取不同的值，VccU Vcc2和Vcc3与Vss之间的差值即为三个不同的电压域。但是采用上述连接形式时，使得多电压域的高压侧电路所对应的半导体结构的占用的面积大，不利于缩小集成芯片的面积，无法满足现代集成芯片小型化的要求。
技术实现思路
有鉴于此，本专利技术提供一种多电压域的高压侧电路及半导体结构、电平移位电路，缩小了电路对应的半导体结构的占用面积，进而使得集成芯片减小，满足现代集成芯片小型化的要求。为实现上述目的，本专利技术提供如下技术方案:一种多电压域的高压侧电路，包括:η个PMOS场效应晶体管，所述η个PMOS场效应晶体管均连接同一个高电压，所述η至少为2 ；η个NMOS场效应晶体管，所述η个NMOS场效应晶体管分别连接第一次高电压~第η次高电压；所述η个PMOS场效应晶体管与所述η个NMOS场效应晶体管--对应耦合，所述第一次高电压~第η次高电压均不小于零，且所述第一次高电压~第η次高电压均小于所述闻电压。优选的，所述η个PMOS场效应晶体管的源极均连接同一个高电压，所述η个NMOS场效应晶体管的源极分别连接第一次高电压?第η次高电压。优选的，所述η个PMOS场效应晶体管的漏极分别连接所述η个NMOS场效应晶体管的漏极。一种半导体结构，其特征在于，用于实现上述的多电压域的高压侧电路，包括:P型硅衬底；位于所述P型硅衬底上的N阱；位于所述N阱上的η个P阱，所述η至少为2 ；所述N阱中形成有η个PMOS场效应晶体管，所述N阱作为所述η个PMOS场效应晶体管的共同衬底，所述N阱用于连接高电压；所述η个P阱中分别形成有一个NMOS场效应晶体管，所述P阱作为与其对应的所述NMOS场效应晶体管的衬底，所述η个P阱分别用于连接第一次高电压?第η次高电压，且所述第一次高电压?第η次高电压均不小于零，且所述第一次高电压?第η次高电压均小于所述高电压；位于所述N阱四周的N阱隔离层；位于所述η个P阱四周的第一 P阱隔离层?第ηΡ阱隔离层。优选的，所述第一 P阱隔离层?第ηΡ阱隔离层的厚度均小于所述N阱隔离层的厚度。一种电平移位电路，包括:反相器、第二PMOS场效应晶体管、第三PMOS场效应晶体管、第二 NMOS场效应晶体管和第三匪OS场效应晶体管；所述反相器的第一连接端、第二 PMOS场效应晶体管的源极和第三PMOS场效应晶体管的源极均连接同一高电压；所述反相器的第二连接端、第二 NMOS场效应晶体管的源极和第三NMOS场效应晶体管的源极分别连接第一次高电压?第三次高电压，所述第一次高电压?第三次高电压均不小于零，所述第二次高电压与第三次高电压相等，且所述第一次高电压?第三次高电压均小于所述高电压；所述反相器的输入端与所述第二 PMOS场效应晶体管的栅极相连作为所述电平移位电路的输入端，所述反相器的输出端连接所述第三PMOS场效应晶体管的栅极；所述第二 PMOS场效应晶体管的漏极同时连接所述第二 NMOS场效应晶体管的漏极和第三NMOS场效应晶体管的栅极；所述第三PMOS场效应晶体管的漏极同时与所述第二 NMOS场效应晶体管的栅极和第三NMOS场效应晶体管的漏极相连作为所述电平移位电路的输出端。优选的，所述反相器包括第一 PMOS场效应晶体管和第一 NMOS场效应晶体管；所述第一 PMOS场效应晶体管的源极作为所述反相器的第一连接端，所述第一NMOS场效应晶体管的源极作为所述反相器的第二连接端，所述第一 PMOS场效应晶体管的栅极与第一 NMOS场效应晶体管的栅极相连作为所述反相器的输入端，所述第一 PMOS场效应晶体管的漏极与第一 NMOS场效应晶体管的漏极相连作为所述反相器的输出端。与现有技术相比，本专利技术所提供的技术方案具有以下优点:本专利技术所提供的多电压域的高压侧电路及半导体结构、电平移位电路，多电压域的高压侧电路中，η个PMOS场效应晶体管均连接同一个高电压，η个NMOS场效应晶体管分别连接第一次高电压?第η次高电压，PMOS场效应晶体管和匪OS场效应晶体管耦合。其中，取该高电压和第一次高电压?第η次高电压之间的差值，即可得到η个电压域。第一次高电压?第η次高电压取不同值，η个电压域即为不同值。根据该电路的结构制作的半导体结构，包括N讲，以及位于N阱上的η个P阱,η个PMOS场效应晶体管形成于N阱上,η个NMOS场效应晶体管分别形成于η个P阱上，N阱作为η个PMOS场效应晶体管的衬底接入高电压，η个P阱分别作为η个NMOS场效应晶体管的衬底接入第一次高电压?第η次高电压，该半导体结构实现了上述多电压域的高压侧电路。由于采用本专利技术提供的多电压域的高压侧电路制作的半导体结构只需同一个高电压，只需制作一个N阱即可，进而只需在N阱四周形成一个N阱隔离层，避免了现有的制作多个N阱和多个N阱隔离层的情况，减小了半导体结构的面积，进而减小了集成芯片的面积，满足现代集成芯片小型化的要求。同样的，本专利技术提供的电平移位电路，采用同一高电压与三个次高电压之间的差值实现多电压域，其对应的集成芯片面积小，满足现代集成芯片小型化的要求。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1a为现有的一种多电压域的高压侧电路的连接示意图；图1b-图1c为为图1a中电路提供多电压域的高压侧电路对应的半导体结构示意图；图2a为本申请实施例提供的一种多电压域的高压侧电路的连接示意图；图2b-图2c为为图2a中电路提供多个电压域的高压侧电路对应的半导体结构示意图；图3为本申请实施例提供的一种电平移位电路的电路图。【具体实施方式】正如【本文档来自技高网...

【技术保护点】
一种多电压域的高压侧电路，其特征在于，包括：n个PMOS场效应晶体管，所述n个PMOS场效应晶体管均连接同一个高电压，所述n至少为2；n个NMOS场效应晶体管，所述n个NMOS场效应晶体管分别连接第一次高电压～第n次高电压；所述n个PMOS场效应晶体管与所述n个NMOS场效应晶体管一一对应耦合，所述第一次高电压～第n次高电压均不小于零，且所述第一次高电压～第n次高电压均小于所述高电压。

【技术特征摘要】
1.一种多电压域的高压侧电路，其特征在于，包括: η个PMOS场效应晶体管，所述η个PMOS场效应晶体管均连接同一个高电压，所述η至少为2 ； η个NMOS场效应晶体管，所述η个NMOS场效应晶体管分别连接第一次高电压~第η次闻电压； 所述η个PMOS场效应晶体管与所述η个NMOS场效应晶体管--对应耦合，所述第一次高电压~第η次高电压均不小于零，且所述第一次高电压~第η次高电压均小于所述高电压。2.根据权利要求1所述的多电压域的高压侧电路，其特征在于，所述η个PMOS场效应晶体管的源极均连接同一个高电压，所述η个NMOS场效应晶体管的源极分别连接第一次高电压~第η次高电压。3.根据权利要求1所述的多电压域的高压侧电路，其特征在于，所述η个PMOS场效应晶体管的漏极分别连接所述η个NMOS场效应晶体管的漏极。4.一种半导体结构，其特征在于，用于实现权利要求1~3所述的任意一项所述的多电压域的高压侧电路，包括: P型硅衬底； 位于所述P型硅衬底上的N阱； 位于所述N阱上的η个P阱，所述η至少为2 ； 所述N阱中形成有η个PMOS场效应晶体管，所述N阱作为所述η个PMOS场效应晶体管的共同衬底，所述N阱用于连接高电压； 所述η个P阱中分别形成有一个NMOS场效应晶体管，所述P阱作为与其对应的所述NMOS场效应晶体管的衬底，所述η个P阱分别用于连接第一次高电压~第η次高电压，且所述第一次高电压~第η次高电压均不小于零，且所述第一次高电压~第η次高电压均小于所述高电压； 位于所述N阱四周的N阱隔离层； 位于所述η个P阱四周的第一 P阱隔离层~第ηΡ阱隔离层。5.根据权利要求4所述的半导体结构，其特征在于，所...

【专利技术属性】
技术研发人员：游步东，金津，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：