具有嵌镶字线的三维非易失存储单元阵列及其形成方法技术

本发明专利技术公开了一种具有嵌镶字线的三维非易失存储单元阵列及其形成方法，该存储单元阵列例如是硅的材料线部分氧化形成于非易失存储结构叠层之上，通过自多个部分氧化的硅线的中间部分除去该多个未氧化的硅线，及保留该多个部分氧化的硅线的外侧部分的该多个氧化的线，而形成字线沟道于该部分氧化的材料线之中，字线然后形成于字线沟道中的非易失存储结构叠层之上。

Having a mosaic word line three-dimensional nonvolatile memory cell array and forming method thereof

The invention discloses a mosaic word line three-dimensional array of nonvolatile memory cells and method of forming the memory cell array such as silicon material line partial oxidation formed in the nonvolatile memory structure stack layer, through the silicon wire from a plurality of partial oxidation of the intermediate part of removing the multiple non oxidation the silicon wire and the outer part of the plurality of silicon wires retain partial oxidation of the plurality of oxide lines, and the formation of word line channel in the partial oxidation of the material line, word line and word line formed in the channel in the nonvolatile storage structure on the stack.

【技术实现步骤摘要】

本专利技术是关于高密度存储装置，特别是关于存储装置中具有多阶层存储单元以提供三维存储器阵列的安排。
技术介绍
在一三维存储器阵列的范例中，每一个包括长条半导体叠层与长条氧化物交错排列的多个山脊状，以及这些山脊由例如是多晶硅的电荷储存层或是类似氧化硅氮化硅氧化硅的电荷捕捉材料覆盖。字线与山脊正交且顺形地，以对此三维存储单元阵列的存储单元进行存取。例如是氧化硅的绝缘线与山脊正交且顺形地，将相邻的字线彼此电性隔离。然而，形成氧化硅线将相邻的字线彼此电性隔离并不是一件很简单的工作。图1及图2显示不同工艺中制造三维阵列的字线及氧化硅线所遭遇的问题。图1显示一三维存储阵列装置的示意图，其中多晶硅字线是于分隔字线的氧化硅前形成，且多晶硅残留物会形成不预见的导桥造成相邻字线间的电性连接。半导体长条叠层11、13、15是由绝缘材料长条10、12、14、16分隔。交错排列的半导体/氧化硅长条叠层是由例如是ONO或0Ν0Ν0的电荷储存层26覆盖。多晶硅字线55通过用多晶硅覆盖交错排列的半导体/氧化硅长条和电荷储存层的叠层，且将相邻多晶硅字线间多余的多晶硅蚀刻去除以在相邻多晶硅字线间形成沟道。于蚀刻去除多余的多晶硅后，氧化硅线形成以隔离相邻多晶硅字线。由于电荷储存层覆盖的交错排列的半导体/氧化娃长条叠层的高度相对于介于相邻字线间的理想距离所代表的高深宽比。其结果是，无法将多晶硅残留物56蚀刻去除。虽然在多晶硅蚀刻之后会有氧化硅填充于沟道中，但是多晶硅残留物56造成相邻字线间的电性连接(图中仅显示字线，并未显示相邻字线)。此电荷储存层填充了此交错排列的半导体/氧化硅长条叠层的一部分，造成区域27中的氧化硅缺陷。区域27中的氧化硅缺陷是由于在准备形成电荷储存层时的清洁交错排列的半导体/氧化硅长条叠层所导致。此孔洞由多晶硅残留物56填充，其会造成相邻字线间的电性连接(图中仅显示字线，并未显示相邻字线)。图2显示一三维存储阵列装置的示意图，其中氧化硅线是于多晶硅字线前形成，且一氧化硅孔洞允许多晶硅残留物会形成不预见的导桥造成相邻字线间的电性连接。半导体长条叠层11、13、15是由氧化硅长条10、12、14、16分隔。交错排列的半导体/氧化硅长条叠层是由例如是氧化硅20-氮化硅21-氧化硅22的电荷储存层覆盖。氧化硅线45通过用氧化硅覆盖交错排列的半导体/氧化硅长条和电荷储存层的叠层，且将相邻氧化硅线间多余的氧化硅蚀刻去除以在相邻氧化硅线间形成沟道。于蚀刻去除多余的氧化硅后，嵌镶多晶硅字线形成于相邻氧化硅线间的沟道中。氧化硅线45具有一孔洞46。在嵌镶多晶硅字线形成于相邻氧化硅线间的沟道中的步骤，氧化硅孔洞46会填入多晶硅，造成氧化硅线45两侧的相邻多晶硅线间产生电性连接。一个额外的问题是覆盖交错排列的半导体/氧化硅长条叠层的电荷储存层质量。然而，于蚀刻多余的氧化硅之后，氧化硅蚀刻工艺会伤害多余氧化硅下方的电荷储存层。如此对于电荷储存层伤害会影响存储装置的表现。对具有外侧氧化硅的电荷储存层例如是0N0，非常难以进行仅除去多余氧化硅而不会去除电荷储存层外侧氧化硅的选择性蚀刻。图3显示一三维存储阵列装置的上视图，其中ONO电荷储存层于氧化硅线之后但是于多晶硅字线之前形成，导致此阵列的一个较大尺寸。此工艺流程显示(i)形成交错的氧化硅/半导体长条叠层18，(ii)形成氧化硅线42与氧化硅/半导体长条叠层正交且顺形，(iii)形成例如是ONO或多晶硅的电荷储存层28。此电荷储存层可以覆盖交错的氧化硅/半导体长条叠层18。此图式并未显示电荷储存层可以覆盖交错的氧化硅/半导体长条叠层18，所以可以看见电荷储存层的侧向尺寸。此工艺流程是不良的，因为单位存储单元尺寸在侧向放大为电荷储存层厚度的两倍。于2012年I月10日所申请的美国专利申请号12/347331描述了一种嵌镶字线。本专利技术则是描述了额外的嵌镶字线技术。在美国专利申请号12/347331的许多实施例中具有较短的工艺流程，而本专利技术的许多实施例中可以将字线间距进一步微缩，或是在相邻字线间距有更小的距离。因此需要提供一种低制造成本的三维集成电路存储器结构，其包括可靠、非常小存储元件，以及改良具有栅极结构的相邻存储单元串行叠层相关的工艺区间。
技术实现思路
此处所描述的技术包括一种形成一三维非易失存储单元阵列的方法，此方法包含:形成第一多个材料线于多个非易失存储结构叠层之上，该第一多个材料线是通过第一多个字线沟道将该第一多个材料线彼此分隔。在此处所描述的某些实施例中，为了形成多条材料线，将例如是硅的材料层形成于多个非易失存储结构叠层之上，且将例如是硅的多余材料层自此层中移除以保留第一多个材料线及形成第一多个字线沟道于相邻的第一多个材料线之间。多个部分氧化的结构是通过氧化该第一多个材料线两侧的材料线自该第一多个材料线中产生。该多个部分氧化的结构包括多条氧化物线与第一多个变窄的材料线接壤，其中该第一多个变窄的材料线中的变窄的材料线具有较该第一多个材料线中的材料线更窄的宽度。除去与该多条氧化物线接壤的该第一多个变窄的材料线，以形成第二多个字线沟道。形成多条字线于该第一多个字线沟道及该第二多个字线沟道中的该多个非易失存储结构叠层之上。在此处所描述的某些实施例中，该多个材料线包括硅线。在某些实施例中，该多个硅线包括非晶硅、多晶硅及单晶硅至少一者。此处所使用的多晶硅可以由例如是非晶硅或是单晶硅等其他的硅材料取代。在此处所描述的其他实施例中，材料线的范例可为例如是钨的金属线，其氧化变成氧化钨(WOx)。成功地将金属线氧化成绝缘氧化物是与工艺相关，且会随着氧的浓度变动。在此处所描述的其他实施例中，材料线包括半导体线。在此处所描述的许多实施例中，可以修复在蚀刻过程中受到伤害的电荷储存层。于除去覆盖该多个非易失存储结构叠层的该第一多个变窄的材料线之后，蚀刻覆盖该多个非易失存储结构叠层的该第二多个字线沟道中裸露的氧化物。在某些实施例中，裸露的氧化物是蚀刻直到将覆盖该第二多个字线沟道中的该多个非易失存储结构叠层的氮化硅裸露出来。如此的裸露氧化物蚀刻可以除去原本会影响存储装置表现的受伤害氧化物。此被蚀刻的氧化物由新的氧化物取代。氧化物是形成于覆盖该多个非易失存储结构叠层的该第二多个字线沟道中。如此取代被蚀刻的裸露氧化物的新氧化物可以产生较佳的存储装置表现。在不同的实施例中，氧化物可以是沉积的，及/或由将覆盖该多个非易失存储结构叠层的该第二多个字线沟道中的氮化硅氧化产生。在此处所描述的某些实施例中，于除去覆盖该多个非易失存储结构叠层的该第一多个变窄的材料线之前，在该第一多个字线沟道中形成第二多个材料线。于该第一多个字线沟道中形成字线之前，在除去该第一多个变窄的材料线时至少部分除去在该第一多个字线沟道中的该第二多个材料线。于自字线沟道中除去该材料线之后，字线可以形成于字线沟道中。在此处所描述的某些实施例中，除去该第一多个变窄的材料线而保留该第二多个字线沟道的至少一条字线沟道中例如是硅的残留材料。于除去该第一多个变窄的材料线之后，将该第二多个字线沟道的至少一条字线沟道中例如是硅的残留材料进行氧化。在此处所描述的某些实施例中，该多条氧化线的一条氧化线具有孔洞。于除去该第一多个变窄的材料线之后，将该第二多个字线沟本文档来自技高网...

【技术保护点】
一种形成一三维非易失存储单元阵列的方法，包含：形成第一多个材料线于多个非易失存储结构叠层之上，该第一多个材料线是通过第一多个字线沟道将该第一多个材料线彼此分隔；通过氧化该第一多个材料线两侧的材料线自该第一多个材料线中产生多个部分氧化的结构，该多个部分氧化的结构包括多条氧化物线与第一多个变窄的材料线接壤，其中该第一多个变窄的材料线中的变窄的材料线具有较该第一多个材料线中的材料线更窄的宽度；除去与该多条氧化物线接壤的该第一多个变窄的材料线，以形成第二多个字线沟道；以及形成多条字线于该第一多个字线沟道及该第二多个字线沟道中的该多个非易失存储结构叠层之上。

【技术特征摘要】
1.一种形成一三维非易失存储单元阵列的方法，包含: 形成第一多个材料线于多个非易失存储结构叠层之上，该第一多个材料线是通过第一多个字线沟道将该第一多个材料线彼此分隔； 通过氧化该第一多个材料线两侧的材料线自该第一多个材料线中产生多个部分氧化的结构，该多个部分氧化的结构包括多条氧化物线与第一多个变窄的材料线接壤，其中该第一多个变窄的材料线中的变窄的材料线具有较该第一多个材料线中的材料线更窄的宽度； 除去与该多条氧化物线接壤的该第一多个变窄的材料线，以形成第二多个字线沟道；以及 形成多条字线于该第一多个字线沟道及该第二多个字线沟道中的该多个非易失存储结构叠层之上。2.根据权利要求1所述的方法，更包含: 于除去覆盖该多个非易失存储结构叠层的该第一多个变窄的材料线之后，蚀刻该第二多个字线沟道中覆盖该多个非易失存储结构叠层的裸露氧化物；以及 形成氧化物覆盖该第二多个字线沟道中的该多个非易失存储结构叠层。3.根据权利要求1所述的方法，其中该多条氧化线的一条氧化线具有孔洞，该方法更包含: 于除去该第一多个变窄的材料线之后，将该第二多个字线沟道的至少一条字线沟道中的残留材料进行氧化以至少部分填充该孔洞。4.根据权利要求1所述的方法，更包括: 于氧化包含第一及第二材料线表面的该第一多个材料线两侧的材料线之前，形成覆盖该第一多个材料线的第三材料线表面的氧化掩模，该第三材料线表面将该第一及第二材料线表面结合。5.根据权利要求1所述的方法,其中形成该第一多个材料线包括: 形成一层材料于该多个非易失存储结构叠层之上，且自该层材料中除去多余的材料以保留该第一多个材料线以及在该第一多个材料线相邻的材料线间形成该第一多个字线...

【专利技术属性】
技术研发人员：陈士弘，施彦豪，吕函庭，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：