一种低压差线性稳压器制造技术

本发明专利技术提供了一种低压差线性稳压器，包括线性稳压器、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一电容、第二电容及倒相放大器；所述第一PMOS管的漏极分别与第二PMOS管的源极相连接，第一PMOS管的源极与线性稳压器相连接，第一PMOS管的漏极与源极之间通过第二电容相连接，第二PMOS管的漏极与第一NMOS管的漏极相连接，第一NMOS管的源极与第二NMOS管的漏极相连接，第二NMOS管的源极与漏极之间通过第一电容相连接，第二NMOS管的源极接地；所述倒相放大器的输入端分别与第二PMOS管的栅极、第一NMOS管的栅极相连接，倒相放大器的输出端分别与第一PMOS管的栅极、第二NMOS管的栅极相连接。本发明专利技术可以有效降低输出电压的电压波动。

A low dropout linear regulator

The invention provides a low dropout linear regulator, including linear regulator, the first second PMOS pipe, PMOS pipe, NMOS pipe, the first second NMOS tube, a first capacitor, a second capacitor and inverting amplifier; the first PMOS tube and PMOS tube drain respectively second source electrode connection, the first source of PMOS tube is connected with the linear regulator, drain and source between the second capacitor is connected with a first PMOS tube, NMOS tube drain and the first drain electrode connected to the second PMOS tube, NMOS tube first source and drain electrode connected to the second NMOS tube, second NMOS tube between source and drain. Connected by a first capacitor, second NMOS tube source grounded gate; and the input end of the inverting amplifiers respectively with second PMOS tube of the first gate of the NMOS pipe is connected with the output end of the inverting amplifier are respectively connected with the first PMOS pipe grid Gate connection of pole and second NMOS tube. The invention can effectively reduce the voltage fluctuation of the output voltage.

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种低压差线性稳压器，包括线性稳压器、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一电容、第二电容及倒相放大器；所述第一PMOS管的漏极分别与第二PMOS管的源极相连接，第一PMOS管的源极与线性稳压器相连接，第一PMOS管的漏极与源极之间通过第二电容相连接，第二PMOS管的漏极与第一NMOS管的漏极相连接，第一NMOS管的源极与第二NMOS管的漏极相连接，第二NMOS管的源极与漏极之间通过第一电容相连接，第二NMOS管的源极接地；所述倒相放大器的输入端分别与第二PMOS管的栅极、第一NMOS管的栅极相连接，倒相放大器的输出端分别与第一PMOS管的栅极、第二NMOS管的栅极相连接。本专利技术可以有效降低输出电压的电压波动。【专利说明】一种低压差线性稳压器
本专利技术涉及一种稳压器，具体涉及一种低压差线性稳压器。
技术介绍
随着JEDEC接口标准的不断升级，DRAM的时钟频率不断升高。DRAM内部逻辑电路所消耗的电流也在不断增大。同时DRAM工艺特征尺寸不断减小，芯片面积也在不断压缩中，这就对DRAM中的用于逻辑电路供电的线性稳压器的设计提出了挑战。目前DRAM中所用的线性稳压器为了达到电压波动较小的目标，多采用增大稳压器自身运放的静态功耗来提高线性稳压性本身的反应速度，或者是增大线性稳压器输出电压网络上的片内电容以减小电压的波动。例如专利号为200510064624.0的快速回复的低压降线性稳压器中提到通过检测输出电流的大小，来调整第二级运放的偏置电流来加快线性稳压器的回复。这种做法的弊端在于:当输出电流较大时，第二级运放的静态功耗会增大，增大整体增大线性稳压器的静态功耗，并且额外引入的电流检测电路，增加了设计的复杂性，占用了额外的面积。
技术实现思路
本专利技术的目的在于克服上述现有技术的缺点，本专利技术一种低压差线性稳压器，该稳压器有效的降低负载电流增大或者减少时输出电压的电压波动。为达到上述目的，本专利技术所述的低压差线性稳压器包括线性稳压器、第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第一电容、第二电容及倒相放大器；所述第一 PMOS管的漏极分别与第二 PMOS管的源极相连接，第一 PMOS管的源极与线性稳压器相连接，第一 PMOS管的漏极与源极之间通过第二电容相连接，第二 PMOS管的漏极与第一 NMOS管的漏极相连接，第一 NMOS管的源极与第二 NMOS管的漏极相连接，第二NMOS管的源极与漏极之间通过第一电容相连接，第二 NMOS管的源极接地；所述倒相放大器的输入端分别与第二 PMOS管的栅极、第一 NMOS管的栅极相连接，倒相放大器的输出端分别与第一 PMOS管的栅极、第二 NMOS管的栅极相连接。所述线性稳压器包括输入端口、输出端口、运算放大器、第三PMOS管、第一电阻、第二电阻、第三电容及恒流源；所述运算放大器的反向输入端与输入端口相连接，运算放大器的输出端与第三PMOS管的栅极相连接，第三PMOS管的源极与第一 PMOS管的源极相连接，第三PMOS管的漏极分别与运算放大器的同相输入端、第一电阻的一端、第二电阻的一端、恒流源的输入端、以及输出端口相连接，第一电阻的另一端接地，第二电阻的另一端与第三电容串联连接后接地，恒流源的输出端接地。所述第一电容一端的电压及第二电容一端的电压从零切换到高电平时或者从高电平切换到零时，第一电容另一端的电压及第二电容另一端的电压会被动态拉高或者拉低，并导致第三PMOS管的输出电流作出相应的响应。本专利技术具有以下有益效果:本专利技术所述的低压差线性稳压器随着负载电流从无到有的切换，线性稳压器中第三PMOS的栅极由于第一电容及第二电容被耦合到了一个负向的脉冲，致使其第三PMOS管的栅端电压瞬态降低，第三PMOS的输出电流增大，线性稳压器对于负载电流的变化做出快速的反应，使输出电压的下拉幅度较小；随着负载电流从有到无的切换，线性稳压器中的第三PMOS的栅端被耦合到了 一个正向的脉冲，致使第三PMOS管的栅极电压被瞬态拉高，第三PMOS管的输出电流减小，线性稳压器对于负载电流的减少也做出快速的反应，使输出电压的上拉幅度较小，从而使线性稳压器无需额外增加静态功耗的前提下，实现快速反应，同时在保持输出电容不变的情况下，不管是电压上拉过程中或者电压下拉过程中均可降低输出电压的电压波。【专利附图】【附图说明】图1为本专利技术的电路图；图2为本专利技术中下拉过程中线性稳压器的输出电压的瞬态波形图；图3为本专利技术中上拉过程中线性稳压器的输出电压的瞬态波形图。【具体实施方式】下面结合附图对本专利技术做进一步详细描述:参考图2，本专利技术所述的低压差线性稳压器，包括线性稳压器、第一 PMOS管Tl、第二 PMOS管T2、第一 NMOS管T3、第二 NMOS管T4、第一电容Cl、第二电容C2及倒相放大器Ul ;所述第一 PMOS管Tl的漏极分别与第二 PMOS管T2的源极相连接，第一 PMOS管Tl的源极与线性稳压器相连接，第一 PMOS管Tl的漏极与源极之间通过第二电容C2相连接，第二PMOS管T2的漏极与第一 NMOS管T3的漏极相连接，第一 NMOS管T3的源极与第二 NMOS管T4的漏极相连接，第二 NMOS管T4的源极与漏极之间通过第一电容Cl相连接，第二 NMOS管T4的源极接地；所述倒相放大器Ul的输入端分别与第二 PMOS管T2的栅极、第一 NMOS管T3的栅极相连接，倒相放大器Ul的输出端分别与第一 PMOS管Tl的栅极、第二 NMOS管T4的栅极相连接。所述第一电容Cl 一端的电压及第二电容C2—端的电压从零切换到高电平时或者从高电平切换到零时，第一电容Cl另一端的电压及第二电容C2另一端的电压会被动态拉高或者拉低，并导致第三PMOS管T5的输出电流作出相应的响应，提高线性稳压器的反应速度。所述线性稳压器包括输入端口、输出端口、运算放大器、第三PMOS管T5、第一电阻R1、第二电阻R2、第三电容C3及恒流源；所述运算放大器的反向输入端与输入端口相连接，运算放大器的输出端与第三PMOS管T5的栅极相连接，第三PMOS管T5的源极与第一 PMOS管Tl的源极相连接，第三PMOS管T5的漏极分别与运算放大器的同相输入端、第一电阻Rl的一端、第二电阻R2的一端、恒流源的输入端、以及输出端口相连接，第一电阻Rl的另一端接地，第二电阻R2的另一端与第三电容C3串联连接后接地，恒流源的输出端接地。参考图2及图3，图2中曲线a为新型线性稳压器，回复时间小于1ns，曲线b为传统的线性稳压器，回复时间大于6ns，图3中曲线c为新型线性稳压器，回复时间小于1ns，曲线d为传统的线性稳压器，回复时间大于6ns，本专利技术所述的低压差线性稳压器中线性稳压器的负载电流从无到有进行切换，线性稳压器中第三PMOS管T5的栅极由于第一电容Cl及第二电容C2与倒相放大器Ul的输出端相连接，致使第三PMOS管T5的栅极电压瞬态降低，第三PMOS管T5的输出电流增大，线性稳压器对于负载电流的变化做出快速的反应，在同样的负载电容情况下，输出电压的下拉幅度较小。随着负载电流从有到无的切换，线性稳压器中第三PMOS管T5的栅极由于第一电容Cl及第二电容本文档来自技高网...

【技术保护点】
一种低压差线性稳压器，其特征在于，包括线性稳压器、第一PMOS管(T1)、第二PMOS管(T2)、第一NMOS管(T3)、第二NMOS管(T4)、第一电容(C1)、第二电容(C2)及倒相放大器(U1)；所述第一PMOS管(T1)的漏极与第二PMOS管(T2)的源极相连接，第一PMOS管(T1)的源极与线性稳压器相连接，第一PMOS管(T1)的漏极与源极之间通过第二电容(C2)相连接，第二PMOS管(T2)的漏极与第一NMOS管(T3)的漏极相连接，第一NMOS管(T3)的源极与第二NMOS管(T4)的漏极相连接，第二NMOS管(T4)的源极与漏极之间通过第一电容(C1)相连接，第二NMOS管(T4)的源极接地；所述倒相放大器(U1)的输入端分别与第二PMOS管(T2)的栅极、第一NMOS管(T3)的栅极相连接，倒相放大器(U1)的输出端分别与第一PMOS管(T1)的栅极、第二NMOS管(T4)的栅极相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：贾雪绒，
申请(专利权)人：西安华芯半导体有限公司，
类型：发明
国别省市：