多芯片模块制造技术

一种多芯片模块。本发明专利技术揭露了一种多芯片模块，其可缓和引线的破损。第一半导体芯片接置并引线接合在支撑衬底。间隔件连接至该第一半导体芯片。支撑材料配置在该间隔件上，而第二半导体芯片定位在该支撑材料上。该第二半导体芯片被压入该支撑材料内，并挤压该支撑材料进入邻近该间隔件且介于第一半导体芯片与第二半导体芯片之间的区域。或者，该支撑材料配置在该第一导体芯片上，而晶粒附着材料配置在该间隔件上。该第二半导体芯片被压入该晶粒附着材料与支撑材料内，并挤压支撑材料的部分至该间隔件边缘上。在该支撑衬底与该第一半导体芯片和第二半导体芯片之间形成引线接合件。

【技术实现步骤摘要】
多芯片模块本申请是申请号为200680015142.9，申请日为2006年4月26日，专利技术名称为“多芯片模块及制造方法”的中国专利申请的分案申请。
一般来说，本专利技术是有关于半导体组件，且尤关于包括多芯片模块的半导体组件。
技术介绍
想要有更快、更便宜以及更有效率的半导体组件一直是促使半导体组件制造业者将半导体芯片中所制造的装置尺寸缩小以及将多个半导体芯片置入单一封装件（典型上称为多芯片模块）的动机。在多芯片模块中的半导体芯片可以放置成水平的方向（也就是在彼此的旁边）或是放置成垂直的方向（也就是垂直地堆栈在彼此的顶端）。在传统的垂直堆栈多芯片模块中，是藉由在利用黏着接合（adhesivebonding）方式使第一半导体芯片附着于电路板之后，利用引线接合（wirebonding）方式将位在半导体芯片上的接合垫（bondingpad）与位在电路板上对应的接合垫接合。将间隔件（spacer）形成在第一半导体芯片上或是附着于第一半导体芯片，以及将第二半导体芯片附着在间隔件。然后利用如引线接合程序将位在第二半导体芯片上的接合垫连接至位在电路板上对应的接合垫。间隔件必须小于第一半导体芯片以适合引线接合程序。此外，典型上间隔件是小于第二半导体芯片。这种型态结构的缺点是突出间隔件的第二半导体芯片的部分是易曲折的（pliable）或是有弹力的。因此，当利用引线接合方式将位在第二半导体芯片之突出部分上的接合垫与位在电路板上对应的接合垫接合时，第二半导体芯片之突出部分的易曲折性（pliability）使得形成在第二半导体芯片上的接合垫的接合件（bond）弱化（weaken）。此接合件弱化会造成悲惨的装置故障。因此，将会有利的是有一种多芯片模块与一种用于制造该多芯片模块的方法，其不会降低形成在接合垫之接合件的完整性。这种方法与结构将更有利的是符合成本效益并且适于与种种多芯片模块程序整合。
技术实现思路
本专利技术藉由提供一种多芯片模块以满足前述的需求。依照一个实施例，本专利技术的多芯片模块包括：支撑衬底，具有芯片接收区与多个接合垫；第一半导体芯片，具有多个接合垫，该第一半导体芯片接置在该芯片接收区；间隔件，具有第一边缘与相对的第二边缘，该间隔件连接至该第一半导体芯片；支撑材料，与该间隔件接触；以及第二半导体芯片，连接至该间隔件，其中该支撑材料的一部分定位在该第一半导体芯片与该第二半导体芯片之间，且该支撑材料的一部分定位在该间隔件与该第二半导体芯片之间，以及，该支撑材料覆盖该多个接合垫。该支撑材料与该第一半导体芯片和该第二半导体芯片接触。附图说明藉由阅读下列详细的描述与伴随的图式可更加了解本专利技术，其中图式中相似的组件符号代表相似的组件，且其中：图1系依照本专利技术实施例的多芯片模块在开始的制造阶段的侧面截面图；图2系图1的多芯片模块在后来的制造阶段且沿着图3的截面线2-2所截取的侧面截面图；图3系图2的多芯片模块的俯视图；图4系图2至3的多芯片模块在后来的制造阶段的侧面截面图；图5系图4的多芯片模块在后来的制造阶段的侧面截面图；图6系依照本专利技术另一个实施例的多芯片模块在开始的制造阶段且沿着图7的截面线6-6所截取的侧面截面图；图7系图6的多芯片模块的俯视图；图8系图6至7的多芯片模块在后来的制造阶段的侧面截面图；以及图9系图8的多芯片模块在后来的制造阶段的侧面截面图。具体实施方式一般来说，本专利技术提供一种多芯片模块与一种用于制造多芯片模块的方法，其中该多芯片模块的半导体芯片是垂直堆栈的。在垂直堆栈该多芯片模块的半导体芯片时，间隔件系插入在该半导体芯片之间以提供引线接合件（wirebond）的空隙（clearance）。定位在该间隔件之上的该半导体芯片的一部分系突出于该间隔件的边缘。突出该间隔件之半导体芯片的部分是易曲折的。虽然一般来说，易曲折性增加了半导体芯片的易碎性（fragility），但增加的易碎性在具有小于约0.6毫米（mm）厚度的半导体芯片中较为显著。此易曲折性允许半导体芯片在引线接合程序期间振动，使连接至该半导体芯片上之接合垫的引线断裂。依照本专利技术，藉由形成在突出该间隔件的该第二半导体芯片之该部分之下的支撑材料而减缓振动。该支撑材料对该半导体芯片提供额外的坚硬度（rigidity），减少了该半导体芯片之该突出部分的振动与增进了引线接合件的可靠性。图1系依照本专利技术实施例在中间的制造阶段的多芯片模块10的部分的侧面截面图。图1所显示的是各自具有顶部表面14与底部表面16之球形数组（BallGridArray，简称为BGA）支撑结构12。BGA支撑衬底12是由树脂所形成，例如环氧树脂（epoxyresin）、聚醯亚胺树脂（polyimideresin）、三嗪树脂（triazineresin）或是石碳酸树脂（phenolicresin）。较佳地，BGA支撑衬底12的树脂材料是三氮杂苯双马来醯胺（bismaleimidetriazine，简称BT）树脂。用于支撑衬底12的其它合适的材料包括环氧玻璃合成物（epoxy-glasscomposite）、FR-4、陶瓷（ceramic）以及其它相似物。须了解衬底12不限定为BGA衬底，而也可以是针栅数组（PinGridArray，简称为PGA）衬底、陶瓷衬底、印刷电路板（printedcircuitboard）或其它相似物。接合垫18A、18B与接合垫20A、20B形成在顶部表面14上。多个接合垫22形成在底部表面16上。接合垫18A、18B、20A、20B系分别经由延伸穿透BGA支撑衬底12的电性互连组件28、30、26、32而电性连接至位于底部表面16上之接合垫22B、22C、22A、22D。为了要清楚呈现的理由，在图1中只有显示四个互连组件延伸穿透BGA支撑衬底12。然而，须了解，所有或是几乎所有在支撑衬底（例如支撑衬底12）顶部表面上的接合垫，都连接至在该支撑衬底底部表面上的接合垫。须更进一步了解，接合垫18A、18B是形成在顶部表面14上的多个接合垫18的其中两个。同样地，接合垫20A、20B是形成在顶部表面14上的多个接合垫20的其中两个。（在图3中，会进一步说明与讨论多个接合垫18与20）。锡球34（solderballs）附着于接合垫22。仍然参考图1，晶粒附着材料36系分配至半导体芯片接收区38，而且半导体芯片或晶粒40系放置在晶粒附着材料36上。半导体芯片40具有底部表面42与顶部表面44。多个接合垫46系设置围绕在顶部表面44的周围。半导体芯片或晶粒40的底部表面42是置于晶粒附着材料36上。虽然只有接合垫46A、46B显示于图中，但必须要了解接合垫46A、46B是多个接合垫46的部分，多个接合垫会进一步在图3显示与讨论。将衬底12、半导体芯片40与晶粒附着材料36的组合放置在硬化炉（curingoven）中而硬化晶粒附着材料36。经由实施例说明，藉由在约5分钟至约60分钟之间的时间将温度加热至介于约摄氏100度到约摄氏175度之间，硬化晶粒附着材料36。合适的晶粒附着材料包括填银环氧树脂（silverfilledepoxy）、填硅环氧树脂混合物（silicafilledepoxyblend）以及填充有有机材料的环氧薄膜（epoxyfilm）、或其它本文档来自技高网...

【技术保护点】
一种多芯片模块（10），包括：支撑衬底（12），具有芯片接收区（38）与多个接合垫（18、20）；第一半导体芯片（40），具有多个接合垫（46），该第一半导体芯片（40）接置在该芯片接收区（38）；间隔件（50），具有第一边缘（53）与相对的第二边缘（55），该间隔件（50）连接至该第一半导体芯片（40）；支撑材料（60），与该间隔件（50）接触；以及第二半导体芯片（64），连接至该间隔件（50），其中该支撑材料（60）的一部分定位在该第一半导体芯片（40）与该第二半导体芯片（64）之间，且该支撑材料（60）的一部分定位在该间隔件（50）与该第二半导体芯片（64）之间，以及，该支撑材料（60）覆盖该多个接合垫（46）。

【技术特征摘要】
2005.05.04 US 11/125,3961.一种多芯片模块(10)，包括：支撑衬底(12)，具有芯片接收区(38)与多个接合垫(18、20)；第一半导体芯片(40)，具有多个第一接合垫(46)，该第一半导体芯片(40)接置在该芯片接收区(38)；间隔件(50)，具有第一边缘(53)与相对的第二边缘(55)，该间隔件(50)连接至该第一半导体芯片(40)；支撑材料(60)，与该间隔件(50)接触；以及第二半导体芯片(64)，具有位于所述第二半导体芯片(64)的周边区域(65)上的多个第二芯片接...

【专利技术属性】
技术研发人员：Y·L·方，C·S·纪，L·H·李，M·S·宾阿布哈桑，
申请(专利权)人：斯班逊有限公司，
类型：发明
国别省市：