氧化硅及氮化硅双层复合侧墙的刻蚀方法技术

一种氧化硅及氮化硅双层复合侧墙的刻蚀方法，首先在形成偏移隔离侧墙的半导体器件上，在轻掺杂漏注入及Halo工艺之后，先后沉积上氧化硅、氮化硅薄膜；然后是主刻蚀步骤：将氮化硅薄膜刻蚀到一个特定厚度；接着是过刻蚀步骤，再刻蚀余下的氮化硅薄膜并停止在下面的氧化硅薄膜上，同时将整个晶片表面余下的氮化硅刻蚀干净，从而形成氧化硅、氮化硅复合双层侧墙；其中主刻蚀步骤完成后直接转换到过刻蚀步骤。主刻蚀步骤可使ON侧墙形貌不至于太过于倾斜，从而控制侧墙底部的有效宽度，进而控制器件的栅极宽度。而过刻蚀步骤采用对氧化硅有高选择性的菜单，能使得晶片上残余的氮化硅刻蚀干净，避免对衬底造成损伤。

【技术实现步骤摘要】
【专利摘要】一种，首先在形成偏移隔离侧墙的半导体器件上，在轻掺杂漏注入及Halo工艺之后，先后沉积上氧化硅、氮化硅薄膜；然后是主刻蚀步骤：将氮化硅薄膜刻蚀到一个特定厚度；接着是过刻蚀步骤，再刻蚀余下的氮化硅薄膜并停止在下面的氧化硅薄膜上，同时将整个晶片表面余下的氮化硅刻蚀干净，从而形成氧化硅、氮化硅复合双层侧墙；其中主刻蚀步骤完成后直接转换到过刻蚀步骤。主刻蚀步骤可使ON侧墙形貌不至于太过于倾斜，从而控制侧墙底部的有效宽度，进而控制器件的栅极宽度。而过刻蚀步骤采用对氧化硅有高选择性的菜单，能使得晶片上残余的氮化硅刻蚀干净，避免对衬底造成损伤。【专利说明】
本专利技术属于半导体集成电路制造领域，更具体地说，涉及一种。
技术介绍
在超大规模集成电路制造中，在轻掺杂漏(LDD)注入工艺之前需要制作介质侧墙(spacer)，防止更大剂量的源漏注入过于接近沟道而导致源漏穿通，从而造成器件失效及良率降低。当前应用于主流65nm甚至45nm侧墙制作工艺为:首先在多晶硅栅极上沉积或热生长一层二氧化硅薄膜衬层(Liner)，如采用RTO生长30A左右的二氧化硅，作为随后的刻蚀阻挡层；再沉积一层良好共形性的氮化硅薄膜，包围在多晶硅栅极周围。然后，采用等离子体刻蚀去掉衬底上及栅极上的氮化硅薄膜，停止在下面的氧化层上，形成第一道偏移隔离侧墙(offset spacer)。在轻掺杂漏(LDD)注入及Halo注入(袋状注入)工艺之后，分别沉积二氧化硅及氮化硅薄膜，前者作为后者的刻蚀阻挡层，从而形成第二道侧墙一即氧化硅、氮化硅双层复合侧墙(以下简称“0N侧墙”)。源漏注入的横向宽度由第二道ON侧墙的底部宽度定义。随着器件尺寸越来越小，侧墙刻蚀工艺必须能够很好地控制底部侧墙的有效宽度，否则源漏区LDD注入的剂量及横向扩散便需要进行调整；同时，要求对空旷区的氮化硅薄膜刻蚀干净，并要求对衬底造成较小损伤。另外，随着器件尺寸进入32nm后加工时代，主流工艺普遍采用高K金属栅后栅工艺，为了后续调整功函数的金属及栅极顶上对外接触区金属的填充，栅电极的高度亦随着相应缩小，并且其缩小比例有大于摩尔定律设定的趋势，以有利于接下来的后栅电极填充工艺。特别地，侧墙介质厚度的微缩则变动不大，因此，其占栅极高度的比例逐渐上升，在32nm时代，达到二分之一以上。基于此，在ON侧墙刻蚀结束后，很容易形成斜面的结构，如图1为传统方法形成的ON侧墙形貌截面图，其中两侧的ON侧墙是斜面的结构，对底部侧墙宽度的控制不利。综上，随着器件尺寸的逐步微缩，对于侧墙底部有效宽度的控制及氮化硅的完全去除有了更高要求。
技术实现思路
本专利技术的目的是克服现有技术的缺陷，提供一种可控制底部侧墙宽度的。实现本专利技术目的的技术方案是:一种，首先在形成偏移隔离侧墙的半导体晶片上，在轻掺杂漏注入及Halo工艺之后，先后沉积上氧化硅、氮化硅薄膜；其特征在于，该方法还包括如下步骤:主刻蚀步骤:将所述氮化硅薄膜刻蚀到一个特定厚度；过刻蚀步骤，再刻蚀余下的氮化硅薄膜并停止在下面的氧化硅薄膜上，同时将整个晶片表面余下的氮化硅刻蚀干净，从而形成氧化硅、氮化硅复合双层侧墙；其中所述主刻蚀步骤完成后直接转换到所述过刻蚀步骤。优选地，所述主刻蚀步骤采用等离子体干法工艺刻蚀掉所述氮化硅薄膜厚度的2/3 ~4/5。其中过刻蚀步骤采用高选择比菜单，刻蚀余下的氮化硅薄膜。所述氮化硅对氧化硅的高选择比大于或等于10: I。其中主刻蚀步骤和过刻蚀步骤对氮化硅的刻蚀分别采用碳氟基气体、以及氧气。优选地，所述主刻蚀步骤的碳氟基气体为单独采用CF4、或单独采用CHF3、或者CF4与CHF3的组合；所述过刻蚀步骤的碳氟基气体为CF4与CH2F2的组合、或CF4与CH3F的组合、或者单独采用CH3F。所述主刻蚀步骤和过刻蚀步骤对氮化硅的刻蚀在通入碳氟基气体、以及氧气的同时还分别通入可形成稳定等离子体的稀释性气体氩气。优选地,所述主刻蚀步骤和过刻蚀步骤采用LAM Exelan Hpt机台，参数包括压力、高频、低频、以及CF4、CHF3> CH3F, O2、和Ar的流量，分别是:【权利要求】1.一种，首先在形成偏移隔离侧墙的半导体晶片上，在轻掺杂漏注入及Halo工艺之后，先后沉积上氧化硅、氮化硅薄膜；其特征在于，该方法还包括如下步骤: 主刻蚀步骤:将所述氮化硅薄膜刻蚀到一个特定厚度； 过刻蚀步骤，再刻蚀余下的氮化硅薄膜并停止在下面的氧化硅薄膜上，同时将整个晶片表面余下的氮化硅刻蚀干净，从而形成氧化硅、氮化硅复合双层侧墙； 其中所述主刻蚀步骤完成后直接转换到所述过刻蚀步骤。2.如权利要求1所述的刻蚀方法，其特征在于，所述主刻蚀步骤采用等离子体干法工艺刻蚀掉所述氮化硅薄膜厚度的2/3~4/5。3.如权利要求1所述的刻蚀方法，其特征在于，所述过刻蚀步骤采用高选择比菜单，刻蚀余下的氮化硅薄膜。4.如权利要求3所述的刻蚀方法，其特征在于，其中所述氮化硅对氧化硅的高选择比大于或等于10: I。5.如权利要求1或4所述的刻蚀方法，其特征在于，所述主刻蚀步骤和过刻蚀步骤对氮化硅的刻蚀分别采用碳氟基气体、以及氧气。6.如权利要求5所述的刻蚀方法，其特征在于，所述主刻蚀步骤的碳氟基气体为单独采用CF4、或单独采用CHF3、或者CF4与CHF3的组合；所述过刻蚀步骤的碳氟基气体为CF4与CH2F2的组合、或CF4与CH3F的组合、或者单独采用CH3F。7.如权利要求5所述的刻蚀方法，其特征在于，所述主刻蚀步骤和过刻蚀步骤对氮化硅的刻蚀在通入碳氟基气体、以及氧气的同时还分别通入可形成稳定等离子体的稀释性气体氩气。8.如权利要求6所述的刻蚀方法，其特征在于，所述主刻蚀步骤和过刻蚀步骤采用LAMExelan Hpt机台，参数包括压力、高频、低频、以及CF4、CHF3、CH3F、02、和Ar的流量，分别是: 9.如权利要求1所述的刻蚀方法，其特征在于，所述的氧化硅、氮化硅薄膜采用PECVD、或LPCVD方式制备。【文档编号】H01L21/336GK103531473SQ201210228815【公开日】2014年1月22日 申请日期:2012年7月2日 优先权日:2012年7月2日 【专利技术者】孟令款 申请人:中国科学院微电子研究所本文档来自技高网...

【技术保护点】
一种氧化硅及氮化硅双层复合侧墙的刻蚀方法，首先在形成偏移隔离侧墙的半导体晶片上，在轻掺杂漏注入及Halo工艺之后，先后沉积上氧化硅、氮化硅薄膜；其特征在于，该方法还包括如下步骤：主刻蚀步骤：将所述氮化硅薄膜刻蚀到一个特定厚度；过刻蚀步骤，再刻蚀余下的氮化硅薄膜并停止在下面的氧化硅薄膜上，同时将整个晶片表面余下的氮化硅刻蚀干净，从而形成氧化硅、氮化硅复合双层侧墙；其中所述主刻蚀步骤完成后直接转换到所述过刻蚀步骤。

【技术特征摘要】

【专利技术属性】
技术研发人员：孟令款，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：