金属栅极晶体管的制作方法技术

一种金属栅极晶体管的制作方法，包括：在半导体衬底上形成高k栅介质层、位于高k栅介质层上的第一保护层，高k栅介质层与第一保护层在同一处理腔室中形成；利用化学气相沉积工艺在第一保护层上形成第二保护层；在第二保护层上形成多晶硅层；去除多晶硅层，在多晶硅层所在的位置形成沟槽；向沟槽中填充金属，以形成金属栅电极。与现有单层保护层相比，本发明专利技术中的保护层为两层，第一保护层可以保护高k栅介质层不会暴露在大气环境中以致影响高k栅介质层的质量，第二保护层利用化学气相沉积工艺形成，其在与多晶硅层的界面处不会发生界面反应，防止了金属栅极晶体管的阈值电压变大。

【技术实现步骤摘要】
【专利摘要】一种，包括：在半导体衬底上形成高k栅介质层、位于高k栅介质层上的第一保护层，高k栅介质层与第一保护层在同一处理腔室中形成；利用化学气相沉积工艺在第一保护层上形成第二保护层；在第二保护层上形成多晶硅层；去除多晶硅层，在多晶硅层所在的位置形成沟槽；向沟槽中填充金属，以形成金属栅电极。与现有单层保护层相比，本专利技术中的保护层为两层，第一保护层可以保护高k栅介质层不会暴露在大气环境中以致影响高k栅介质层的质量，第二保护层利用化学气相沉积工艺形成，其在与多晶硅层的界面处不会发生界面反应，防止了金属栅极晶体管的阈值电压变大。【专利说明】
本专利技术属于半导体制造领域，特别是涉及一种。
技术介绍
随着微电子技术的迅速发展，微电子技术的核心-CMOS技术已经成为现代电子产品中的支撑技术。几十年来，逻辑芯片制造商一直采用二氧化硅(SiO2)作为栅介质层并且采用重掺杂的多晶硅(POly-Si)作为栅电极材料，这种二氧化硅/多晶硅晶体管结构一直持续到90纳米技术节点。随着特征尺寸不断缩小，CMOS晶体管中的SiO2栅介质层尺寸已临近极限，例如，在采用65纳米工艺时，SiO2栅介质层的厚度已降至1.2纳米，约为5个硅原子的厚度，如果再进一步缩小，则漏电流和功耗将急剧增加。同时，由多晶硅栅电极所引起的掺杂硼原子扩散、多晶硅耗尽效应(poly-d印letion)以及过高的栅电阻等问题也变得越来越严重。对于32纳米及以下技术节点，急剧增加的漏电流和功耗等问题需通过新材料、新工艺及新器件结构的开发来解决。目前国际范围内的各主要半导体公司都已开始着手向高k栅介质/金属栅电极晶体管技术开发。据英特尔公司报道，采用高k栅介质材料之后，这种金属栅极晶体管的漏电流可降为原来的十分之一。以下对一种作简要介绍:如图1所示，提供半导体衬底1，在半导体衬底I上沉积界面层2、位于界面层2上的高k栅介质层3。界面层2的材料可为SiO2,高k栅介质层3的材料可为Hf02。HfO2的形成方法可为原子层沉积(Atomic Layer Deposition,简称为ALD)。在沉积完高k栅介质层3之后，需将形成有界面层2及高k栅介质层3的半导体衬底I运送至另一个反应腔室中，以在高k栅介质层3上形成多晶硅层5 (参见图2)。为避免在运送形成有高k栅介质层3的半导体衬底I及排队等待形成多晶硅层5的过程中，高k栅介质层3会暴露在大气环境中被氧化以致影响其质量，在沉积完高k栅介质层3之后，需在同一个反应腔室中继续在高k栅介质层3上形成保护层4，保护层4的材料可为TiN，TiN的形成方法可为原子层沉积。如图2所示，将形成有保护层4的半导体衬底I运送至另一个反应腔室中，在保护层4上形成多晶硅层5，多晶硅层5用作伪栅极(dummy gate)，后续制作过程中会被去除。然后，形成金属栅极晶体管的源极、漏极(未图示)。如图3所不,在半导体衬底I及多晶娃层5上形成层间介质层6,然后,对层间介质层6进行平坦化处理，直至露出多晶硅层5的表面。如图4所示，去除多晶硅层5，在多晶硅层5所在的位置形成沟槽7。如图5所示，向图4所示的沟槽7中填入金属8，以形成金属栅电极。对由上述制作方法形成的金属栅极晶体管进行检测发现，其阈值电压(ThresholdVoltage)往往较大，严重影响了金属栅极晶体管的性能。
技术实现思路
本专利技术要解决的技术问题是提供一种，以减小金属栅极晶体管的阈值电压，从而提高其性能。为解决上述问题，本专利技术提供了一种，包括:提供半导体衬底；在所述半导体衬底上形成高k栅介质层、位于所述高k栅介质层上的第一保护层，所述高k栅介质层、第一保护层在同一个反应腔室中形成；将形成有高k栅介质层及第一保护层的半导体衬底移出所述反应腔室后，利用化学气相沉积工艺在所述第一保护层上形成第二保护层；在所述第二保护层上形成多晶硅层；去除所述多晶硅层，在所述多晶硅层所在的位置形成沟槽，向所述沟槽中填充金属，以形成金属栅电极。可选地，所述高k栅介质层及第一保护层利用原子层沉积法形成。可选地，所述高k栅介质层及第一保护层利用物理气相沉积法形成。可选地，所述高k栅介质层的材料为氧化铪、氮氧化铪、氧化锆、氮氧化锆中的一种。可选地，所述第一保护层或第二保护层的材料为氮化钽。可选地，所述第二保护层的材料为氮化钛。可选地，所述第一保护层的材料为氮化钛。可选地，所述化学气相沉积工艺的工艺条件包括=TDMAT流量为2mg/mirTl0mg/min, N2 流量为 2000sccnT3000sccm，压强为 5Torr?lOTorr，温度为 400°C ?500°C，功率为1000ff"2000ffo可选地，形成所述高k栅介质层之前，在所述半导体衬底上形成界面层。可选地，所述界面层的材料为SiO2或SiON。与现有技术相比，本专利技术具有以下优点:在半导体衬底上形成高k栅介质层、位于高k栅介质层上的第一保护层，高k栅介质层与第一保护层在同一处理腔室中形成；然后，利用化学气相沉积(CVD)工艺在第一保护层上形成第二保护层；接着，在第二保护层上形成多晶硅层；然后，去除多晶硅层，在多晶硅层所在的位置形成沟槽；然后，向沟槽中填充金属，以形成金属栅电极。与现有单层保护层相比，本专利技术中的保护层包含两层，第一保护层可以保护高k栅介质层不会暴露在大气环境中以致影响高k栅介质层的质量，第二保护层利用化学气相沉积工艺形成，其在与多晶硅层的界面处不会发生界面反应，防止了金属栅极晶体管的阈值电压变大，另外，在去除多晶硅层之后，不需再专门去除界面反应生成物以致带来其它制造问题。【专利附图】【附图说明】图1至图5是一种金属栅极晶体管的制作示意图；图6是本专利技术的一个实施例中金属栅极晶体管的制作流程图；图7至图13是利用图6所示方法在制作金属栅极晶体管时金属栅极晶体管的剖视图。【具体实施方式】
技术介绍
中所提到的会导致金属栅极晶体管的阈值电压较大，严重影响了金属栅极晶体管的性能。为解决上述技术问题，专利技术人对上述作了大量分析，在严格把控各项制作步骤质量的前提下，专利技术人排除了人为因素造成金属栅极晶体管阈值电压较大的原因，因此，专利技术人推测可能是本身导致金属栅极晶体管的阈值电压较大。通过进一步深入分析，专利技术人发现:结合图1至图5所示，在半导体衬底I上形成保护层4之后，需将半导体衬底I运送至另一个反应腔室中以在保护层4上形成多晶硅层5，在运送半导体衬底I及排队等待形成多晶硅层5的过程中，保护层4会暴露在大气环境中，若排队等待时间(queue time)过长的话,保护层4暴露在大气环境中的时间将会延长，如图2所示，在保护层4上形成多晶硅层5时，由于多晶硅层5是在高温条件下形成，导致保护层4与多晶娃层5会发生界面反应(interfacial reaction)并在界面S处生成一种物质W，此物质W是一种称作Si (0，N)的化合物。若此物质W继续保留在保护层4上方，会导致最终形成的金属栅极晶体管的阈值电压较大。为了解决上述问题，专利技术人有提出一种解决办法:如图4所示，在去除图3所示的多晶硅层5以形成沟槽7之后，接着用干法刻蚀工艺去除位于保护层4表面上的物质W，相应的实验证明:物质W去除后，金属栅极晶体管的阈值电压有所减小。但这样会导致在刻蚀物质W本文档来自技高网...

【技术保护点】
一种金属栅极晶体管的制作方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成高k栅介质层、位于所述高k栅介质层上的第一保护层，所述高k栅介质层、第一保护层在同一个反应腔室中形成；将形成有所述高k栅介质层及第一保护层的半导体衬底移出所述反应腔室后，利用化学气相沉积工艺在所述第一保护层上形成第二保护层；在所述第二保护层上形成多晶硅层；去除所述多晶硅层，在所述多晶硅层所在的位置形成沟槽，向所述沟槽中填充金属，以形成金属栅电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：