数据储存装置与闪存操作方法制造方法及图纸

数据储存装置以及闪存操作方法。所揭露的数据储存装置包括一闪存以及一控制器。该闪存包括一储存空间，其中存有第一储存式系统信息以及第二储存式系统信息。第二储存式系统信息的数据态样判别较第一储存式系统信息宽松。该控制器用于读取该闪存的该储存空间、并对读取到的数据执行一错误检查与校正程序。该控制器系根据上述第一与第二储存式系统信息中先行通过该错误检查与校正程序者操作该闪存。

【技术实现步骤摘要】
数据储存装置与闪存操作方法
本专利技术有关于数据储存装置以及闪存的操作方法。
技术介绍
闪存为常见的非挥发性储存技术，牵涉电性抹除与编程。一种常见实施方式系以与非门(NANDgates)实现储存单元。在闪存的读写电路操作下，一储存单元可存有单一位元的数据(称为单阶储存单元，Single-LevelCell，简称SLC)，或者，一储存单元可存有多位元的数据(称为多阶储存单元，Multi-LevelCell，简称MLC)。图1A以及图1B以储存单元不同状态的电位分布机率说明单阶储存操作与多阶储存操作的不同。参考图1A，单阶储存单元(SLC)的数值’0’与数值’1’判别系基于一参考电位Vref_SLC。参考图1B，多阶储存单元(MLC)储存的二位元数值’00’、’01’、’10’与’11’各有对应的电位区间。然而，与图1B所讨论的多阶储存操作通常需以一强写入(strongpage)以及一弱写入(weakpage)两阶段程序化一储存单元─一储存单元系先经该强写入呈单位元数值后，再经该弱写入呈双位元数值。图1C显示一多阶储存操作的强写入使一储存单元在不同状态下有何种机率分布，其中，数值’0’与数值’1’的判别系基于一参考电位Vref_MLC_SP，不同于图1A单阶储存技术的参考电位Vref_SLC。整理之，储存单元的数值判断所需的参考电位系与当初作用在该储存单元上的储存操作相关。为了准确读取储存单元，单阶储存操作所写入的内容需以参考电位Vref_SLC作数据态样判别标准，而多阶储存操作的强写入所程序化的内容需以参考电位Vref_MLC_SP作数据态样判别标准。然而，这样的读-写对应设计很容易被断电事件、或重置程序给打乱，造成闪存的操作出错。
技术实现思路
本专利技术系揭露一种数据储存装置以及闪存操作方法。根据本专利技术一种实施方式所实现的一数据储存装置包括一闪存以及一控制器。该闪存包括一储存空间，其中存有第一储存式系统信息以及第二储存式系统信息。第二储存式系统信息的数据态样判别较第一储存式系统信息宽松。该控制器用于读取该闪存的该储存空间、并对读取到的数据执行一错误检查与校正程序。该控制器系根据上述第一与第二储存式系统信息中先行通过该错误检查与校正程序者操作该闪存。所揭露技术无须对应储存操作限定读取操作。根据本专利技术另一种实施方式所实现的一闪存操作方法包括以下步骤：于一闪存的一储存空间储存一第一储存式系统信息以及一第二储存式系统信息；读取该闪存的该储存空间、并对读取到的数据执行一错误检查与校正程序；以及根据上述第一与第二储存式系统信息中先行通过该错误检查与校正程序者操作该闪存。上述第二储存式系统信息的数据态样判别较上述第一储存式系统信息宽松。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图示，详细说明如下。附图说明图1A以及图1B以储存单元不同状态的电位分布机率说明单阶储存操作与多阶储存操作的不同；图1C显示一多阶储存操作的强写入使一储存单元在不同状态下有何种机率分布；图2以方块图图解根据本专利技术一种实施方式所实现一数据储存装置200；图3根据本专利技术一种实施方式图解第一储存式系统信息Sys_Info1或第二储存式系统信息Sys_Info2的内容结构；图4以流程图说明控制器204如何回应主机208所执行的一开卡程序；以及图5以流程图图解数据储存装置200的复电/重置程序。主要元件符号说明200~数据储存装置；202~闪存；204~控制器；206~储存空间；208~读写电路；210~主机；BLK~区块；Data_Blocks~数据区块；ISP~系统内程序；Page0…PageN~页；S402…S408~步骤；S502…S508~步骤；Sys_Info1、Sys_Info2~第一、第二储存式系统信息；Tag~标签，标示区块BLK所储存的乃系统信息；VCC、VCCQ~电源；Vref_MLC_SP~参考电位，用作多阶储存操作的强写入的数值判别；Vref_SLC~单阶储存单元的数值判别的参考电位；以及Vt~储存单元的电位。具体实施方式图2以方块图图解根据本专利技术一种实施方式所实现一数据储存装置200，其中包括一闪存202以及一控制器204。该闪存202包括一储存空间206以及一读写电路208。数据储存装置200可连结一主机210，随着该主机210上执行的应用程序动作。储存空间206内的储存单元可以与非门(NANDgates)等逻辑闸实现。储存空间206可划分为多个区块(blocks)，除了包括数据区块Data_Blocks外，更存有第一储存式系统信息Sys_Info1以及第二储存式系统信息Sys_Info2。第一储存式系统信息Sys_Info1以及第二储存式系统信息Sys_Info2储存的皆是闪存202操作所需的基本信息，然而，系以不同储存操作存入该储存空间206。藉由不同的储存操作，第二储存式系统信息Sys_Info2的数据态样判别较第一储存式系统信息Sys_Info1宽松。控制器204可包括一微控制器以及储存一韧体的一唯读记忆体；微控制器可执行韧体操作该闪存202。在所揭露技术中，该控制器204会读取该闪存202的该储存空间206(可透过该读取电路208实现)、并对读取到的数据执行一错误检查与校正(ErrorCheckingandCorrection，ECC)程序。该控制器204系根据上述第一与第二储存式系统信息Sys_Info1与Sys_Info2中先行通过该错误检查与校正程序者操作该闪存202。以上设计使得闪存202系统信息的读取操作无须限定对应其储存操作。数据储存装置200可正确应付断电事件、重置程序…等。此段落讨论该读写电路208。读写电路208可对储存空间206内的储存单元提供一单阶储存操作(对应图1A所示技术)或一多阶储存操作(对应图1B所示技术)。读写电路208所提供的单阶储存操作系用于程序化一储存单元储存单位元数据，使的为单阶储存单元(SingleLevelCell，SLC)。读写电路208所提供的多阶储存操作系以一强写入(strongpage)以及一弱写入(weakpage)两阶段程序化一储存单元储存多位元数据，使的为多阶储存单元(Multi-LevelCell，MLC)。关于该多阶储存操作，该储存单元系先经该强写入呈单位元数值后，再经该弱写入呈双位元数值。参考图1A与图1C，相较于多阶储存操作的强写入的数据态样判别标准Vref_MLC_SP，单阶储存操作的数据态样判别标准Vref_SLC数值较高、系以较宽松方式辨识数值’0’与数值’1’。在一种实施方式中，第一储存式系统信息Sys_Info1系经该读写电路208的上述多阶储存操作的该强写入储存至该储存空间206，且上述第二储存式系统信息Sys_Info2系经该读写电路208的该单阶储存操作储存至该储存空间206。在一种实施方式中，该控制器204系根据该主机210执行的一开卡程序(例如，执行一MassProductionTool)操作该读写电路208以该多阶储存操作的该强写入程序化该储存空间206形成上述第一储存式系统信息Sys_Info1。此外，该控制器204更根据该开卡程序操作该读写电路208以该单阶储存操作程序化该储存空间206形本文档来自技高网...

【技术保护点】
一种数据储存装置，包括：一闪存，包括一储存空间存有一第一储存式系统信息以及一第二储存式系统信息，上述第二储存式系统信息的数据态样判别较上述第一储存式系统信息宽松；以及耦接该闪存的一控制器，用以读取该闪存的该储存空间、并对读取到的数据执行一错误检查与校正程序，以根据上述第一与第二储存式系统信息中先行通过该错误检查与校正程序者操作该闪存。

【技术特征摘要】
2012.07.05 TW 1011241731.一种数据储存装置，包括：一闪存，包括一储存空间存有一第一储存式系统信息以及一第二储存式系统信息，上述第二储存式系统信息的数据态样判别较上述第一储存式系统信息宽松；以及耦接该闪存的一控制器，用以读取该闪存的该储存空间、并对读取到的数据执行一错误检查与校正程序，以根据上述第一与第二储存式系统信息中先行通过该错误检查与校正程序者操作该闪存；其中：该闪存更包括一读写电路；该读写电路提供一多阶储存操作，系以一强写入以及一弱写入两阶段程序化一储存单元储存多位元数据；且该读写电路更提供一单阶储存操作程序化一储存单元储存单位元数据；其中：上述第一储存式系统信息系经该读写电路的上述多阶储存操作的该强写入储存至该储存空间；且上述第二储存式系统信息系经该读写电路的该单阶储存操作储存至该储存空间。2.如权利要求1所述的数据储存装置，其中：该控制器系根据一主机执行的一开卡程序操作该读写电路以该多阶储存操作的该强写入程序化该储存空间形成上述第一储存式系统信息；且该控制器更根据该开卡程序操作该读写电路以该单阶储存操作程序化该储存空间形成上述第二储存式系统信息。3.如权利要求1所述的数据储存装置，其中上述第一与第二储存式系统信...

【专利技术属性】
技术研发人员：萧力硕，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：