基于对偶权电阻链的权电压式ADC和DAC制造技术

一种基于对偶权电阻链的权电压式DAC和ADC，目前DAC都是基于权电流的工作原理，其工作电流均值随数字信号位数作几何增长，为其最小电流的数百倍；而对偶权电阻链权电压式DAC，用权电压的方式进行DA转换，其工作电流就恒等于最小电流，比权电流DAC的电流均值下降2～3个数量级，器件量小；至于偶权电阻链权电压式ADC，较目前同类的逐次比较型ADC而言，有以下几点优势：①速度快1个数量级；②转换位数高；③器件量小；④误差小。

【技术实现步骤摘要】
基于对偶权电阻链的权电压式ADC和DAC
:本专利技术是模数转换器和数模转转器范畴(以下，本文将模数转换器简称为ADC，数模转转器简称为DAC)，属于数字通信、数码器件类、电子产品类。
技术介绍
:ADC和DAC应用于数字通信、雷达、数码产品等，现已有多种ADC和DAC，但都存在很多不足。现有DAC的制造有不少的方法，如:R_2R方法、恒流源法、权电阻方法等(1)，然而其基本原理就只一个:将数字信号变成不同的权(2°，2^2^23,……^电流，然后再叠加并经过运算放大器转换成模拟电压信号。这种原理有两大缺点:①、所需电流很大，以18位DAC为例，若令最小电流为Itl,那么最大总电流为Ιο*218 = 256*1024*、，使设备发热量大，使移动通信工具待机时间缩短；②、使权电流达到很高的精度困难很大、结构复杂。主流ADC工作原理有三大类:并行式ADC (高速)、逐次逼近式ADC (中速)、双积分式ADC (低速)，还有一些在此基础上结构的变化，如两步式、流水式、折叠式、内插式等，都存在着转换速度与器件量、能耗之间的矛盾。本专利技术的目的是解决ADC和DAC的器件量、能耗与转换速度之间的矛盾。名词定义:器件量——组成ADC和DAC电子器件数量。ADC和DAC由很多的电子器件组成，目前常用“芯片面积大小”来描述器件的多少，这不合理，因为同一个电路，用IOOnm的技术和35nm的技术制造，其芯片面积不一样大，而器件量相同；采样保持器简称采保器，采样保持以下简称采保，一个采保周期分为采样瞬间和保持期；专利技术申请内容:本专利技术是一种基于对偶权电阻链的DAC和ADC，其特征是:包含由对偶电阻串联成的对偶权电阻链，简称对偶链；专有名词和专用符号定义如下:?位数指二进制位数，N为对偶链式ADC或对偶链式DAC总位数，为子级位数之和；?用α、β、Y、…表述子级别1、2、3、…；Φ为它们的通配符，(Φ+l)为Φ的次级；?开关电阻IV附加电阻^、寄生电阻r—数字开关1导通时有一个很小的电阻称开关电阻A ;为了消除开关电阻所引起的误差，每个权电阻都加上了一个与开关电阻相等的附加电阻IV开关电阻!Ttl与附加电阻!T1合称为寄生电阻r ;令三者相等:r0= r1 = r ;Vr表不由r产生的压降；主副电阻链各有Nfr,主链总寄生电压符号为Vte,表不由Nfr产生的压降，即= Vwr = N*Vr ;称VNr为总寄生电压；?权值j通配(O~N)所有权值，数字信号I或数字开关S」中的权值j就是权电阻2?或净权电阻2^%中的权值j ;即，数字信号&控制对应的数字开关S」从而控制对应权值的权电阻2jR ；Dj, I与2jR，同理；?净权电阻一电阻链中基准电阻为Rtl，为了使标号Rtl醒目地区别于R，改用Θ代替Rtl,副电阻链中基准电阻为Θ’，令Θ’=Θ，2』Θ表示主电阻链中第j位的净权电阻，第O位即最小权净电阻Θ就是基准电阻Rtl;同理，2』Θ，表示副电阻链中第j位的净权电阻；净权电阻可以是一个电阻，也可以是2」个基准电阻的串联，以降低误差；?权电阻一为了消除寄生电阻r引起的转换误差，令2jR=2j0+r且2jR’ =2j Θ ’+r，即，权电阻2屯或2屯’是在净权电阻基础上附加了寄生电阻r，2?简称主权电阻，2屯’简称副权电阻，合称权电阻；每个权电阻都并联一个数字开关，说到某个权电阻时就默认也包括了它所并联的数字开关，不再另加说明；籲接入电阻、隐除电阻和试接电阻一当数字开关&或1为闭合状态时其电阻等于寄生电阻r，将它所并联的权电阻2?或2屯’两端短路，使该权电阻在电阻链中相当于消失，称之为隐除，该权电阻称隐除电阻，因为权电阻远大于r，所以隐除电阻两端的阻值视同于r ；当数字开关S」或\为开路状态时，它所并联的权电阻2?或2屯’阻值就在电阻链中得到体现，称之为接入，其权电阻称接入电阻，其两端的阻值等于所并联的权电阻2?或2屯’阻值；令接入主权电阻的专用符号为II屯，而令Σ II咁表示为主电阻链中的接入权电阻之和；同样，令接入副权电阻的专用符号为II咁’，而令Σ II屯’表示为副电阻链中的接入权电阻之和；例如，有一个8位的数字信号DAD^D^DADADADAD。= 10011000，得知其D7、D4,D3位等于1，就是将j = 7、4、3的三个主权电阻27R、24R、23R设置为接入电阻，分别用II 7R,II 4R、II 3R 描述，得到 Σ II jR = II 7R+ II 4R+ II 3R,另外 5 个主权电阻设置成隐除电阻；在ADC中，需要将某个主权电阻尝试性的接入，根据比较结果再确定该电阻是需要接入还是隐除，那么该电阻称为试接电阻；?对偶权电阻——主电阻链2°R~2ν_^和副电阻链2°R’~2HR’中，权值j相等的主、副电阻称为对偶权电阻，阻值相等，SP,2JR = 2屯’，2JR与2屯’为对偶权电阻；?对偶开关——每个权电阻并联一个由数字信号控制的数字开关；2咁并联数字开关I，被数字信号控制0R’并联数字开关§』，被数字信号D^!制而和孓为互反的对偶开关，即Sj和§」中总是有一个导通而另一个截止，所以对偶电阻总是一个接入一个隐除；?数字信号Dj = I时控制数字开关Sj = I，表示开关开路；数字信号Dj = O时控制Sj = O,表示开关短路；Dj与孓同理；本文采用正逻辑，即高电位=1，低电位=O ；?主视在链NR——权电阻2°R、2iR、…、2Ν1的串联称为主视在电阻链NR，同样，权电阻…、2HR’的串联称为副视在电阻链NR’，籲王链Ry 王视在链中的总接入电阻，王视在链NR中接入电阻链(包括接入的权电阻和寄生电阻)称为主权电阻链，简称主链Ry ；Ry=(Σ nJR +m*r) =(Σ EjΘ +N*r),?ζ中m为主电阻链中隐除电阻个数；同样，副视在电阻链中的接入电阻链称为副权电阻链，简称副链R’ y ;R’y=([ IIjR’ +m’*r) =(Σ IIj0’ +N*r)，式中m’为副电阻链中隐除电阻个数；?主链净权电阻Rytl和副链净权电阻R’ y0—主链排除寄生电阻后的净权电阻值Ry0简称主链净权电阻，Ry0=Ry-N*r= Σ HiΘ洞样，副链净权电阻R>=R’y-N*r= Σ IIj Θ ’ ；.Vy——主链总电压，Vy=Ry*I=(ZIIj0 +N*r)*I;.Vy0——主链净权电压Vy0= Vy-N*r*I = Σ IIj Θ *I=Ry0*I;?对偶权电阻链——主链与副链的串联称为对偶权电阻链，以下简称对偶链；主链中的权电阻2?与副链中对应的权电阻2屯’为对偶电阻；对偶链式ADC简称DOADC ;对偶链式DAC简称DODAC ;两者合并简称对偶链式转换器，简称DOC。?对偶链总电阻Rz——由于一付对偶电阻总是一个接入另一个隐除，所以接入电阻总值为2°!^?+…+2HR，隐除电阻总值为N*r，所以Rz为定值Rz = 2°!^?+…对偶链电流(简称链电流)I为定值I = V e /Rz = V e / (2°!^?+…+2HR+N*r)；?具体电路是不胜枚举的，本专利技术中的电路实现过程只是举例；?下标不改变符号的性质，如CB是采保器，CBw仍然是采保器，下标w只是注脚；本文档来自技高网...

【技术保护点】
一种基于对偶权电阻链的权电压式ADC和DAC，其特征是：包含对偶权电阻链，其视在总对偶电阻链由视在主电阻链NR和视在副电阻链NR’串联而成，视在主电阻链NR由主权电阻20R～2N?1R串联而成，视在副电阻链NR’由副权电阻20R’～2N?1R’串联而成，主、副视在电阻链中权值j相等的主、副电阻，即2jR与2jR’为一对阻值相等的对偶权电阻；每个权电阻并联一个由数字信号控制的数字开关；2jR并联数字开关Sj，被数字信号Dj控制；2jR’并联数字开关被数字信号控制；令Sj和为互反的对偶开关，即Sj和中总是有一个导通而另一个截止，所以对偶电阻总是一个接入一个隐除，使主、副视在电阻链在数字信号控制下成为一对互补的N位数字式可调电阻器主链Ry和副链R’y，当Ry变大时，R’y等量的变小，反之亦然，所以Ry+R’y和电流I为恒定值，其主链电压为Vy＝Ry*I；数模转换过程为：数字信号控制对偶开关，从而控制对偶权电阻链中权电阻，使得权电阻(2N?1R、…、20R)可以任意接入和隐除，形成了权电压，排除了寄生电压后，净权电压(2N?1Θ*I、…、20Θ*I)可以任意加减，所以主链电压Vy在(2NΘ*I～0)范围可调，量化间距Δ＝Θ*I；因为该装置由数字信号控制输出可调权电压，所以是对偶权电阻链权电压式DAC；在这种DAC的基础上，若采用逐次比较方法就成了基于对偶权电阻链的逐次比较型ADC，若采用预判式方法加并行器结构，就成了基于对偶权电阻链的预判式ADC；注意到数字开关电阻是半导体材料，温度变化会引起阻值变化，为了抵消这种变化，权电阻上的附加电阻采用与开关电阻相同的或特性一致的材料；FSA00000742685200011.tif,FSA00000742685200012.tif,FSA00000742685200013.tif,FSA00000742685200014.tif...

【技术特征摘要】
1.一种基于对偶权电阻链的权电压式ADC和DAC，其特征是:包含对偶权电阻链，其视在总对偶电阻链由视在主电阻链NR和视在副电阻链NR’串联而成，视在主电阻链NR由主权电阻2°R~2HR串联而成，视在副电阻链NR’由副权电阻2°R’~2^1?’串联而成，主、副视在电阻链中权值j相等的主、副电阻，即2?与2屯’为一对阻值相等的对偶权电阻；每个权电阻并联一个由数字信号控制的数字开关；2咁并联数字开关Sj，被数字信号Dj控制；2咁’并联数字开关良，被数字信号&控制；令S」和^为互反的对偶开关，即S」和A中总是有一个导通而另一个截止，所以对偶电阻总是一个接入一个隐除，使主、副视在电阻链在数字信号控制下成为一对互补的N位数字式可调电阻器主链Ry和副链R’ y，当Ry变大时，R’ y等量的变小，反之亦然，所以Ry+R’ y和电流I为恒定值，其主链电压为Vy = Ry*I ;数模转换过程为:数字信号控制对偶开关，从而控制对偶权电阻链中权电阻，使得权电阻(2HR、…、2°R)可以任意接入和隐除，形成了权电压，排除了寄生电压后，净权电压(2^0*1、…、2°0*1)可以任意加减，所以主链电压\在(2ΝΘ*Ι~O)范围可调，量化间距Λ = 0*1 ;因为该装置由数字信号控制输出可调权电压，所以是对偶权电阻链权电压式DAC;在这种DAC的基础上，若采用逐次比较方法就成了基于对偶权电阻链的逐次比较型ADC，若采用预判式方法加并行器结构，就成了基于对偶权电阻链的预判式ADC ； 注意到数字开关电阻是半导体材料，温度变化会引起阻值变化，为了抵消这种变化，权电阻上的附加电阻采用与开关电阻相同的或特性一致的材料；2.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:在电阻链上串联一个电流源就成了泛电阻链，明确约定:文件中所有的电流源As ^和Aiitc均为可选项，所有实施例中的对偶链都是泛电阻链，涵盖了有电流源式对偶链、无电流源式对偶链和电流源加主链式电阻链三种；紧靠系统正极Vp串联电流源A s ^后，A s ^另一端的电压为V β φ，称V β φ为亚正极，若没采用电流源A e φ，则正极Vp与亚正极V s Φ合并而且通用；同样，紧靠系统电源地丄串联电流源A ▲ 后，A a ^另一端电压为V ▲ ，称V ▲中为亚地；若没采用电流源Aa φ，则地丄.与亚地V Atc合并而且通用；电流源只能选一个，以选用A β φ为例，因为无电流源时的链电流I = Ve ^Rz，所以电流源A φ参数确定的最优化为:令电流源A β ^的源电流Ie ^调节至I ;注意到调节源电流I β ^时V β ^又会变化，ΙΦ也会变化，所以这是一个互相影响的调节和设计，最后实现Ietc = Itc，可以提高抗干扰性和抑制开关毛刺电压；如果在高精度电流源的情况下，电流源As φ的源电流I s φ在任意负载下高精度恒定，则可以不管U而任意确定源电流I β φ的值；这时，如果将副链用导线置换，令对偶链只剩下主链，就成为电流源加主链式DAC，同样得到主链净权电压等式:Vy0=Z nj Θ * 10?=RyO* ΙθΦ;实现 DA 转换。3.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:一种N位对偶权电阻链式数模转换器DODAC ；由DODAC基本原理构造出:S级*η位对偶权电阻链式数模转换器，采用统一的模块化设计，令各级DODACtc位数ηφ都等于η ;在第Φ级DODACtc中，DODAC0由主链2°ΚΦ~和副链2°ΚΦ’~21?/串联而形成对偶链，第Φ级子链串联的顺序为:地一主链一副链一链电压Vstc;因为链电流Itc固定，所以只要第φ级数字信号确定了第Φ级DODACtc所有主权电阻的接入和隐除状态后，就得到了主链总电压Vyip= (ΣΙΘΦ+η*ι.)ΙΦ，经过电压跟随器GS提高Vytc的负载能力；比例缩减器Ψ-将主链总电压Vytc与次级输出电压V’y(i>+1))相加并缩减2n倍就成为了第Φ级输出电压V’yi)，即-T = (Vyi)+V’y(il+1))/2n;如果令V”yi)为Vytc到总输出的电压，那么Vytc至V”yi)要经过(Φ-1)个比例缩减器，所以V”yi);在总求和器Σ 2中；数模转换值Vy(l+Vh=vya+v’ y0 = vya+v”y0+v”yY+v”yS…;总寄生电压V Σ r是一个常数，使输出值整体上移了νΣρ也可以忽略；净权电阻有两种结构，一种是单电阻式，一种是Y个基准电阻Θ的串联。4.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:一种逐次比较型N位对偶权电阻链式模数转换器工作原理；数字信号控制对偶开关，可以得到主链总电压 5.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:G型触发器工作原理；G型触发器由D型触发器演变而来，DYj为D型触发器；在0触发器中，Sd为低电平置I端，当Sd = O，输出端Dj无条件置I ;Rd为低电平置O端，当Rd = O，输出端Dj无条件置O ;D为数据输入端，cp端为触发端，在满足条件Sd = I且Rd = I前提下，当触发脉冲到来时，D端的数据传送到&端；而G型触发器与D触发器有所不同，Sg为负跳变置I端，仅当Sg端发生负跳变瞬间，使输出端&置1，如果不是在负跳变的瞬间，即便Sg =O，也不会对输出值Dj产生影响，其电路原理是:当Sg= I时C2两端都接到高电位1，所以C2中稳态电压为O，这时Sd= 1，对DYd勺输出值无影响；当38由I跳变到O时，由于C2的电压不会突变，所以这个瞬间Sd = O，但是由于SR端是高电位1，形成充电回路SR — R2 — C2 — Sg对C2充电，充电时间常数τ =R2*C2，经过3τ后C2充满95 %，使Sd = 1，设计使τ很小，所以仅在Sg由I跳变到O的瞬间Sd = O,使输出端Dj无条件置I ;同理，Rg为负跳变置O端，仅当Rg端发生负跳变瞬间，使输出端h置O，如果不是在负跳变的瞬间，即便Rg = O，也不会对输出值E^.产生影响；在满足条件Sg和Rg都没有发生负跳变的前提下，当触发脉冲到来时，D端的数据传送到I端；6.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:A类N位预判式对偶链模数转换器工作原理:该ADC由N位对偶链、q~(q+t_l)位粗测并行器BXQt和(q-Ι)~O位精测并行器BXQq三级组成；N位分成三段:基础段高位g位(Dg+t+(rl\…\Dt+q)、粗测段中位t位Φ?+0-1\...Μ\)和精测段低位q位(DtrlV^Dci);已知修正量uw = Uby-Uay,假定采样密度较高，保证使修正量Uw对应的数字变化量< 2t+%那么，只要对修正量Uw进行AD转换即可得到完整的AD转换，为此，用粗测并行器BXQt对修正量Uw进行粗测，将粗测后的数字量与当前数字量Vay相加，得到Uby的预判数字量Vsy，在Vsy的基础上进行精测；假定已经得到当前量Uay的AD转换D (Vay) = (DVADV2X- XDaADa0)，本例对待转电压Uby的AD转换分以下几个步骤: 第一步，求修正量粗测值(KUtw)，由(q+t-Ι)~q位粗测并行器BXQt求出Cl(Utw),即求出Uby-Uay的q~(q+t-Ι)位AD转换，原理是，①QZDL将Ui转换成净被测信号Uyl ；Uyl被修正量采保器CBw阻拦，落后于Uytl —个采样周期，当某个Uytl转换完成后成为Uay并发出采样脉冲Yx后，Uyl作为Uby被传送到CBw的输出端成为Uytl，所以在采样脉冲Yx到来的瞬间，Uyl为Uby且Ur0为Uay ;②由修正量加法器Σ w完成Uby与Uay的修正量运算uw = Uby-Uay = Uyl-Uy0,③由修正量正负判别器ZFPw对Uw进行极性判别与处理，当Uw > O时，令极性寄存器d’ q =O，ZFPw的判别输出信号Uw = Uw ;当Uw < O时，令d’ q = 1，Uw = _uw，所以，Uw只有正极性，完成修正量的绝对值运算Uw = I Uw I，Uw = (O~2t+<1 Δ ) 修正量绝对值放大器FDw将修正量绝对值Uw放大成修正量绝对值放大值UWT，变化范围为(O~V e ;V e = 2g+t+q Δ ) 由粗测并行器BXQt对Uw的进行AD转换，得到修正量Uw大刻度的粗测值Cl(Utw) = d，Jd，t_2\...\d’ Ad’ Q =从+八...

【专利技术属性】
技术研发人员：陈启星，
申请(专利权)人：陈启星，
类型：发明
国别省市：