顺应高信号电平的输入/输出电路制造技术

本申请涉及顺应高信号电平的输入/输出电路。本发明专利技术提供一种电平移位器(410)，其具有至少两个下拉电路(M1、M2、412或M3、M4、422)。所述电路是由电子组件制成，所述电子组件具有小于由所述电平移位器输出的最大信号电平的可靠性限度。所述电平移位器还具有耦合到所述下拉电路(M1、M2、412或M3、M4、422)的计时电路(411、421)。所述计时电路(411、421)控制将输入信号(input、input_n)施加到所述下拉电路的时间，从而防止由所述电子组件经历的端子到端子信号电平超出所述可靠性限度。

【技术实现步骤摘要】
顺应高信号电平的输入/输出电路分案申请的相关信息本案是分案申请。该分案的母案是申请日为2009年7月22日、申请号为200980126571.7、专利技术名称为“顺应高信号电平的输入/输出电路”的专利技术专利申请案。
本专利技术大体来说涉及输入/输出电路，且更确切地说，涉及与高信号电平兼容的输入/输出电路。
技术介绍
各种电子装置的使用在现代社会已变得几乎无处不在。举例来说，办公室职员及专业人士在工作中通常每天都会使用桌上型及便携型电子装置。这些人往往会有规律地使用例如个人计算机系统、个人数字助理(PDA)、蜂窝式电话、寻呼机、数字声音及/或图像记录器等电子装置。这些电子装置往往会与例如外部显示装置、存储器装置、打印机、对接站、网络接口等一个或一个以上外围装置组合使用。然而，为了与外围装置恰当地介接，电子装置不仅应提供适当的物理连接及基本介接协议，且电子装置通常必须适应外围接口原生的信号电平(例如，电压电平)。不同外围装置往往会在其相关联的外围接口处利用不同信号电平。举例来说，由某一家制造商提供及/或根据某一种标准操作的存储器装置可能利用约1.8V的外围接口信号电平，而由另一家制造商提供及/或根据另一种标准操作的类似存储器装置可能利用约2.6V或3.0V的外围接口信号电平。虽然前述实例最初可能并不显得是大的信号电平差异，但如果针对较低信号电平(例如，1.8V)设计且在较高信号电平(例如，2.6￥或3.(^)下操作，则电子组件可能经历 可靠性(组件在长时间段内操作而性能不降级的能力)问题。个别电子组件(例如，晶体管)的可靠性可能以许多方式受损，例如，受到由跨越晶体管的端子长时间施加电场引起的电应力损坏。随着这些电场变高，电子组件的寿命缩短。举例来说，硅上金属氧化物(MOS)晶体管的可靠性限度取决于不同崩溃现象，包括时间相依电介质崩溃(TDDB)、热载流子注入(HCI)及负偏压温度不稳定性(NBTI)。45nmM0S(1.8V)电子组件的与前述现象中的每一者相关联的可靠性限度提供于下表中。从此表可容易地了解，使用2.6V或3.0V的信号电平的这些电子组件的操作可能存在可靠性问题。— 现象I 45 nm (1.8 V厚氧化物装置)最大电压(V) _ NMOS2.7___PMQS27r_NMOS__2?_ ____PMOS2.2NBTIPMOS2.0已使用各种技术来试图适应具有相关联的不同信号电平的外围装置。图1展示示范性现有技术电子装置100，其具有多个输入/输出电路，每一输入/输出电路经配置以适应一特定信号电平。举例来说，输入/输出电路120可包含经设计以适应第一信号电平(例如，1.8V)的电子组件，而输入/输出电路130可包含经设计以适应第二信号电平(例如，2.6V)的电子组件。也就是说，输出路径121的电路及输入路径122的电路可适于与使用1.8V信号介接的外围装置一起可靠地操作。输出路径131的电路及输入路径132的电路因此可适于与使用2.6V信号介接的外围装置一起可靠地操作。主机电路101 (例如，可提供装置100的核心操作功能的主机电路)可适于使用相应信号电平与输入/输出电路120及130介接。展示于图1中的用于适应具有不同信号电平的外围装置的技术存在与大小及成本有关的问题。具体来说，所说明的实施例提供两个分开的输入/输出电路，因此需要额外物理区域来容纳所述电路。此外，在所说明的技术中招致与所添加的组件相关联的成本。用于适应具有不同信号电平的外围装置的另一技术为利用经设计以通过使用较高信号电平介接的外围装置与使用较低信号电平(例如，1.8V)介接的外围装置两者来适应较高信号电平(例如，2.6V)的输入/输出电路(例如，图1的输入/输出电路130)。以低于装置经设计以使用的电子场的电子场来操作电子装置通常不会导致前述可靠性问题。然而，使用针对较高信号电平设计的电路通常不具能量效益且还使性能降级。具体来说，利用经设计以适应较高信号电平的电子组件来处理较低信号电平通常比利用适当设计的电子组件消耗更多能量。如今的电子装置正变得越来越小，且电力管理变得至关重要。举例来说，为了使便携型装置中的电池寿命最大化，甚至相对小的电力消耗节省也可能是重要的。因此，在处理较低信号电平时利用经设计以适应较高信号电平的输入/输出电路虽然通常并不会存在可靠性问题，但会导致不合意的电力消耗。
技术实现思路
本申请案揭示一种电平移位器，其具有上拉电路或下拉电路中的至少一者。所述电路是由电子组件制成，所述电子组件具有小于由电平移位器输出的最大信号电平的可靠性限度。所述电平移位器还具有耦合到所述上拉电路或下拉电路中的至少一者的计时电路。所述计时电路控制将输入信号施加到上拉电路或下拉电路中的至少一者的时间，从而防止由所述电子组件经历的端子到端子信号电平超出所述可靠性限度。本申请案还揭示一种电平移位器，其具有电平移位电路以依据操作模式将输入信号选择性地电平移位到第一信号电平及第二信号电平。所述第一信号电平小于所述第二信号电平。所述电子组件具有小于所述第二信号电平的可靠性限度。所述电平移位器还具有计时电路，所述计时电路耦合到所述电平移位电路以控制将输入信号施加到电平移位电路的时间，从而防止由所述电子组件经历的端子到端子信号电平超出所述可靠性限度。本申请案还揭示一种方法，其包括提供电平移位电路以依据操作模式将输入信号选择性地电平移位到第一信号电平及第二信号电平。所述第一信号电平小于所述第二信号电平，且所述电子组件具有小于所述第二信号电平的可靠性限度。所述方法还包括将计时电路耦合到所述电平移位电路，且调适所述计时电路以控制将输入信号施加到所述电平移位电路的时间。此防止由所述电子组件经历的端子到端子信号电平超出可靠性限度。前述内容已相当宽泛地概述了本专利技术的特征及技术优势以便可更好地理解本专利技术的以下详细描述。将在下文中描述形成本专利技术的权利要求书的标的物的本专利技术的额外特征及优势。所属领域的技术人员应了解，可容易地将所揭示的概念及特定实施例用作修改或设计其它结构以实施本专利技术的相同目的的基础。所属领域的技术人员还应认识到，这些等效构造并不偏离如所附权利要求书中所陈述的本专利技术的精神及范围。当结合附图考虑时，将从以下描述更好地理解据信在组织及操作方法两方面构成本专利技术的特征的新颖特征以及其它目的及优势。然而，应明确地理解，图中的每一者仅出于说明及描述的目的而提供，且并不意图界定本专利技术的限制。【附图说明】为更完整地理解本专利技术，现在结合附图参考以下描述，其中:图1展示现有技术电子装置，其具有多个输入/输出电路，每一输入/输出电路经配置以适应一特定信号电平；图2展示顺应高信号电平的输入/输出电路的实施例的高级框图；图3展示关于如可用于图2的顺应高信号电平的输入/输出电路中的预驱动器的实施例的细节；图4展示关于如可用于图3的预驱动器中的电平移位器的实施例的细节；图5展示关于如可用于图3的预驱动器中的多级缓冲器(tapered buffer)的实施例的细节；图6展示关于如可用于图2的顺应高信号电平的输入/输出电路中的驱动器的实施例的细节；图7展示关于如可用 于图2的顺应高信号电平的输入/输出电路中的电平检测器的实施例的细节； 图8展示关于如可用于图2的顺应高本文档来自技高网...

【技术保护点】
一种电平移位器，其接收输入信号并在输出路径上产生输出信号，该电平移位器包含：电平检测电路，其耦合到所述输出路径，所述电平检测电路操作以响应于所述输出路径上的信号电平而产生模式选择信号；模式控制电路，其耦合到所述电平检测电路，所述模式控制电路操作以响应于所述模式选择信号而选择操作模式；电平移位电路，其包含电子组件，所述电子组件具有小于所述输出的最大信号电平的信号电平可靠性限度；以及计时电路，其耦合到所述电平检测电路，所述计时电路可操作以控制将输入信号施加到所述电平检测电路的时间，从而防止所述电子组件的一个或多个端子处的信号电平超出所述信号电平可靠性限度，其中所述电平移位器操作以依据所述操作模式而将所述输入信号的信号电平选择性地移位到第一信号电平及第二信号电平，所述第二信号电平为所述输出信号的所述最大信号电平，且其中所述计时电路包括接收模式选择信号的模式选择输入，该模式选择信号用于根据所述操作模式而改变施加所述输入信号的所述时间。

【技术特征摘要】
2008.07.29 US 12/181,6451.一种电平移位器，其接收输入信号并在输出路径上产生输出信号，该电平移位器包含: 电平检测电路，其耦合到所述输出路径，所述电平检测电路操作以响应于所述输出路径上的信号电平而产生模式选择信号； 模式控制电路，其耦合到所述电平检测电路，所述模式控制电路操作以响应于所述模式选择信号而选择操作模式； 电平移位电路，其包含电子组件，所述电子组件具有小于所述输出的最大信号电平的信号电平可靠性限度；以及 计时电路，其耦合到所述电平检测电路，所述计时电路可操作以控制将输入信号施加到所述电平检测电路的时间，从而防止所述电子组件的一个或多个端子处的信号电平超出所述信号电平可靠性限度， 其中所述电平移位器操作以依据所述操作模式而将所述输入信号的信号电平选择性地移位到第一信号电平及第二信号电平，所述第二信号电平为所述输出信号的所述最大信号电平，且其中所述计时电路包括接收模式选择信号的模式选择输入，该模式选择信号用于根据所述操作模式而改变施加所述输入信号的所述时间。2.根据权利要求1所述的电平移位器，其中所述电子组件包含晶体管。3.根据权利要求2所述的电平移位器，其中所述晶体管安置成堆叠配置。4.根据权利要求2所述的电平移位器，其中所述计时电路包含安置于所述电平移位器的输入与所述晶体管中的一晶体管的栅极之间以提供其延时操作的延迟。`5.根据权利要求1所述的电平移位器，其进一步包含: 附加电平移位电路，所述附加电平移位电路包含具有小于所述输出信号的所述最大信号电平的信号电平可靠性限度的附加电子组件；以及 附加计时电路，其耦合到所述附加电平移位电路，所述附加计时电路可操作以控制将所述输入信号施加到所述附加电平移位电路的时间，从而防止所述附加电平移位电路的至少一个端子的信号电平超出所述信号电平可靠性限度。6.根据权利要求1所述的电平移位器，其中所述第一信号电平为1.8伏或1.8伏以下，且所述第二信号电平为2.6伏或2.6伏以上。7.—种电平移位器,其包含: 电平检测电路，其耦合到所述电平移位器的输出路径，所述电平检测电路操作以响应于所述输出路径上的信号电平而产生模式选择信号； 模式控制电路，其耦合到所述电平检测电路，所述模式控制电路操作以响应于所述模式选择信号而选择操作模式； 电平移位电路，其可操作以依据所述操作模式而将输入信号的信号电平选择性地移位到第一信号电平及第二信号电平，其中所述第一信号电平小于所述第二信号电平，所述电平移位电路包含具有小于所述第二信号电平的信号电平可靠性限度的电子组件；以及计时电路，其耦合到所述电平移位电路且可操作以控制将输入信号施加到所述电平移位电路的时间，从而防止所述电子组件至少一个端子的信号电平超出所述信号电平可靠性限度， 其中，所述计时电路包括接收模式选择信号的模式选择输入，该模式选择信号用于根据所述操作模式而改变施加所述输入信号的所述时间。8.根据权利要求7所述的电平移位器，其中所述电平移位电路包含: 包含所述电子组件的下拉电路，所述计时电路耦合到所述下拉电路的输入。9.根据权利要求7所述的电平移位器，其中所述电平移位电路包含: 包含所述电子组件的上拉电路，所述计时电路耦合到所述上拉电路的输入。10.根据权利要求7所述的电平移位器，其中所述电平移位电路包含: 下拉电路；以及 上拉电路，其中所述下拉电路及所述上拉电路包含所述电子组件，且其中所述计时电路耦合到所述下拉电路的输入及所述上拉电路的输入。11.根据权利要求10所述的电平移位器，其中所述电子组件包含晶体管。12.根据权利要求11所述的电平移位器，其中所述上拉电路的晶体管安置成堆叠配置，且所述下拉电路的晶体管安置成堆叠配置。13.根...

【专利技术属性】
技术研发人员：维贾伊·尚卡尔，阿贝克·古普塔，瓦伊什纳瓦·斯里尼瓦斯，维韦卡·莫汉，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：