光电二极管阵列制造技术

本发明专利技术得到能够得到高的开口率且能够防止频带的劣化和S/N比的劣化的光电二极管阵列。在n型InP衬底（1）的主面上，与n型InP衬底（1）的主面对置的俯视时为直线状的多个光电二极管（2），互相离开而平行地并排。埋入层（12）埋入多个光电二极管（2）之间。在埋入层（12），设有剖面为V字型的分离槽（13）。在分离槽（13）的斜面上，设有金属镜（14）。金属镜（14）将从n型InP衬底（1）的背面入射的入射光反射并引导至多个光电二极管（2）的光吸收层（4）。埋入层（12）的带隙比光吸收层（4）的带隙宽。

【技术实现步骤摘要】
光电二极管阵列
本专利技术涉及能够实现大的开口率的光电二极管阵列。
技术介绍
作为半导体受光元件的I个，存在着光电二极管。光电二极管是通过将反向偏压施加至pn结并将利用光入射来生成的电子空穴对(光载流子)作为电流而取出至外部而检测光的元件。另外，雪崩光电二极管是具备光吸收层和雪崩倍增层的受光元件，由于利用雪崩倍增所导致的载流子的倍增，因而与光电二极管相比较，能够实现高灵敏度的元件。光电二极管阵列，将多个光电二极管或雪崩光电二极管一维地或二维地并排于平面内，用于大面积的光学传感器等。作为雪崩光电二极管，提出了在倍增层形成有凹部并设有P型扩散区域且在P型扩散区域的中央发生雪崩击穿的雪崩光电二极管(例如，参照专利文献I)。由此，能够防止P型扩散区域端部处的电场集中所导致的边缘击穿。可是，由于形成有凹部，因而工序变得复杂，另外，有可能产生元件特性的偏差。另外，还提出了这样的光电二极管:还设有电场缓冲层，使得电极和倍增层不相邻，由此，抑制边缘击穿(例如，参照专利文献2)。提出了在光吸收层上设有梳型的肖特基电极的光电二极管(例如，参照专利文献3)。可是，由于在形成于电极附近的狭小的耗尽区域受光，在耗尽区域的外侧和被电极遮光的区域不能受光，因而开口率小。提出了这样的光电二极管:通过蚀刻而使不是选择性地形成P型区域，而是外延生长的P型的层成为台面构造(例如，参照专利文献4)。可是，pn结界面露出于台面的侧面，担心可靠性。另外，由于将电极布线为矩阵状，因而芯片面积变大。提出了通过设置遮光膜而防止入射至阵列间的杂散光所导致的特性的劣化的光电二极管阵列(例如，参照专利文献5)。可是，由于电流从配置于受光区域的端的P型电极注入，因而在从电极离开的位置，电压降导致电场未均匀地施加，频带有可能劣化。另外，由于元件间未电分离，因而有可能产生电串扰。在阵列间未电分离的表面入射型光电二极管阵列(例如，参照专利文献6 )中，有可能产生电串扰。另外，担心由于入射至阵列间的杂散光而产生慢的响应分量、频带劣化、S/N比下降等。为了防止这种情况，提出了由遮光用金属防止信号光向受光部以外的入射的构成(例如，参照专利文献5、7、8 )和利用遮光用金属来会聚光于开口内的构成(例如，参照专利文献9)。在背面入射型光电二极管阵列中，由于在光入射面不具有电极，因而与表面入射型相比较，能够得到高的开口率(例如，参照专利文献10)。可是，为了进行元件分离而形成分离槽，与分离槽相应地，受光区域的面积减少，开口率变低。为了抑制开口率的下降，有必要使分离槽的宽度变窄，但由于发生侧面蚀刻，因而难以成为一定以下的宽度，宽度越是狭小，就越是难以由表面保护膜覆盖至分离槽的底部，因此，担心可靠性。另外，由于PU结界面存在于通过蚀刻而形成的分离槽的侧面，因而担心可靠性。与此相对的是，提出了在剖面为V字型的分离槽的斜面上设置光反射层的构成(例如，参照专利文献11)。入射至分离槽的光由光反射层反射，引导至光吸收层。所以，由于入射至分离槽的光也能够有助于光电流，因而能够得到高的开口率。专利文献1:日本特开昭62 - 033482号公报； 专利文献2:日本特开2010 — 135360号公报； 专利文献3:日本特开2000 - 101130号公报； 专利文献4:日本特开2001 - 119004号公报； 专利文献5:日本特开2002 - 100796号公报； 专利文献6:日本特开2009 - 38157号公报； 专利文献7:日本特开昭63 - 211686号公报； 专利文献8:日本特开平3 - 276769号公报； 专利文献9:日本特开2007 - 281144号公报； 专利文献10:日本特开2007 - 281266号公报； 专利文献11:日本特开昭62 - 36858号公报。
技术实现思路
在专利文献11中，光也被设在分离槽区域的P-HgCdTe层吸收而产生光载流子。由于分离槽区域从与η侧电极电连接的n-HgCdTe区域离开距离，因而施加至分离槽区域的电场弱。所以，在分离槽区域产生的光载流子通过扩散而移动，作为响应速度慢的分量而出现。因此，担心频带劣化。另外，由于该慢的响应分量裙裾而重叠，因而担心S/N比劣化。本专利技术是为了解决如上所述的课题而做出的，其目的是，得到能够得到高的开口率且能够防止频带的劣化、S/N比的劣化的光电二极管阵列。本专利技术所涉及的光电二极管阵列，其特征在于，包括:衬底；多个光电二极管，在所述衬底的主面上互相离开而平行地并排，与所述衬底的主面对置，俯视时为直线状；埋入层，埋入所述多个光电二极管之间，设有剖面为V字型的分离槽；以及第I金属镜，该第I金属镜设在所述分离槽的斜面上，将从所述衬底的背面入射的入射光反射并引导至所述多个光电二极管的光吸收层，其中，所述埋入层的带隙比所述光吸收层的带隙宽。通过本专利技术，能够得到高的开口率，而且，能够防止频带的劣化、S/N比的劣化。【附图说明】图1是示出本专利技术的实施方式I所涉及的光电二极管阵列的平面图； 图2是沿着图1的1-1I的剖面图； 图3是放大图1的区域A的平面图； 图4是示出比较例I所涉及的光电二极管阵列的剖面图； 图5是示出比较例2所涉及的光电二极管阵列的剖面图； 图6是示出本专利技术的实施方式2所涉及的光电二极管阵列的剖面图； 图7是示出本专利技术的实施方式3所涉及的光电二极管阵列的剖面图； 图8是示出本专利技术的实施方式4所涉及的光电二极管阵列的剖面图； 图9是示出本专利技术的实施方式5所涉及的光电二极管阵列的平面图；图10是示出本专利技术的实施方式6所涉及的光电二极管阵列的平面图； 图11是放大图10的区域A的平面图； 图12是放大图10的区域B的平面图； 图13是示出本专利技术的实施方式7所涉及的光电二极管阵列的平面图； 图14是示出本专利技术的实施方式8所涉及的光电二极管阵列的平面图； 图15是示出本专利技术的实施方式9所涉及的光电二极管阵列的平面图； 图16是沿着图15的II1-1V的剖面图。【具体实施方式】参照附图，对本专利技术的实施方式所涉及的光电二极管阵列进行说明。对相同的或相对应的构成要素标记相同的符号，有时候省略说明的重复。实施方式I 图1是示出本专利技术的实施方式I所涉及的光电二极管阵列的平面图。图2是沿着图1的1-1I的剖面图。图3是放大图1的区域A的平面图。在η型InP衬底I的主面上，与η型InP衬底I的主面对置的俯视时为直线状的多个光电二极管2互相离开且平行地并排。在各光电二极管2中，在η型InP衬底I的主面上，按照顺序层叠有η型InP缓冲层3、厚度2 μ πm3 μ m的不掺杂InGaAs的光吸收层4、厚度I μ πm2 μ m的不掺杂InP窗层5以及InGaAs接触层6。在不掺杂InP窗层5的一部分，设有p型杂质区域7。η型InP衬底I的杂质浓度约为5 X IO18CnT3, P型杂质区域7的杂质浓度为I X 1019cnT3l X 102°cnT3。由Ti/Au等构成的直线状的P侧电极8设在InGaAs接触层6上,经由InGaAs接触层6而与P型杂质区域7电连接。由SiN (氮化硅)构成的表面保护膜9覆盖不掺杂InP窗层5。由AuGe/Au构成的η侧电极10与η本文档来自技高网...

【技术保护点】
一种光电二极管阵列，其中包括：衬底；多个光电二极管，在所述衬底的主面上互相离开而平行地并排，与所述衬底的主面对置，俯视时为直线状；埋入层，埋入所述多个光电二极管之间，设有剖面为V字型的分离槽；以及第1金属镜，该第1金属镜设在所述分离槽的斜面上，将从所述衬底的背面入射的入射光反射并引导至所述多个光电二极管的光吸收层，所述埋入层的带隙比所述光吸收层的带隙宽。

【技术特征摘要】
2012.06.15 JP 2012-1360731.一种光电二极管阵列，其中包括: 衬底； 多个光电二极管，在所述衬底的主面上互相离开而平行地并排，与所述衬底的主面对置，俯视时为直线状； 埋入层，埋入所述多个光电二极管之间，设有剖面为V字型的分离槽；以及第I金属镜，该第I金属镜设在所述分离槽的斜面上，将从所述衬底的背面入射的入射光反射并引导至所述多个光电二极管的光吸收层， ...

【专利技术属性】
技术研发人员：山路和树，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：