本发明专利技术公开一种低压差线性稳压器，包括误差放大器、调整管及取样电路，其中，该低压差线性稳压器还包括一低阻抗的缓冲电路，该缓冲电路接于该误差放大器与该调整管间，以使非主极点移到更高频率，该稳压器的输出端形成的主极点与非主极点的距离加大，使低压差线性稳压器更加稳定，本发明专利技术还将误差放大器的电流源的部分电流，调整管与缓冲电路三者形成镜像关系，当负载电流增大时，误差放大器以及缓冲电路电流相应增加，环路带宽变大，主极点与非主极点距离进一步拉大，使得电路更稳定，瞬态响应更快。
【技术实现步骤摘要】
【专利摘要】本专利技术公开一种低压差线性稳压器，包括误差放大器、调整管及取样电路，其中，该低压差线性稳压器还包括一低阻抗的缓冲电路，该缓冲电路接于该误差放大器与该调整管间，以使非主极点移到更高频率，该稳压器的输出端形成的主极点与非主极点的距离加大，使低压差线性稳压器更加稳定，本专利技术还将误差放大器的电流源的部分电流，调整管与缓冲电路三者形成镜像关系，当负载电流增大时，误差放大器以及缓冲电路电流相应增加，环路带宽变大，主极点与非主极点距离进一步拉大，使得电路更稳定，瞬态响应更快。【专利说明】低压差线性稳压器
本专利技术关于一种低压差线性稳压器(LDO, Low Dropout Regulator),特别是涉及一种稳定性高、瞬态响应快的低压差线性稳压器。
技术介绍
近来，越来越多的场合需要使用LDO (低压差线性稳压器)给芯片供电。出于对电池能量的节约管理，LDO的负载变化频繁，这对LDO设计提出更高的要求，特别是对稳定性和瞬态响应是指标要求更闻。传统的LDO —般由误差放大器和调整管简单级联得到，其交流稳定性和瞬态响应不够好，在负载变化剧烈时可能引起电路的稳定性问题。图1为传统的LDO的电路示意图。如图1所示，PMOS管Mpa、Mpb组成差分输入，其源极接电流源I供电，NMOS管Mna、Mnb组成镜像管作为误差放大器的负载，PMOS管Mpb的栅极接输出取样电压，PMOS管Mpb漏极接Mnb的漏极，PMOS管Mpa的栅极接参考电压VREF，PMOS管Mpa漏极接Mna的漏极和调整管Mpd的栅极，调整管Mpd的源极接电源电压，其漏极接取样电路(电阻Rl、R2)和退耦电路(R3、Cl)及负载(未示出)。由于其输出极点(主极点)随负载电流变化而变化，而误差放大器的带宽以及非主极点保持不变，其零极点调整困难，稳定性和瞬态响应难以做得更好。
技术实现思路
为克服上述现有技术存在的问题，本专利技术的主要目的在于提供一种低压差线性稳压器，其通过误差放大器与调整管间增加一低阻抗缓冲电路，使得第一非主极点移到高频，稳压器输出端的主极点与非主极点间的距离加大，从而使LDO更加稳定。本专利技术的另一目的在于提供一种低压差线性稳压器，其通过将误差放大器部分电流，调整管与缓冲电路形成镜像关系，增加一随负载电流变化的电流源，从而将输出电流的变化传递到误差放大器和缓冲电路从而使负载电流增大时，环路带宽变大，主极点与非主极点距离进一步拉大，电路更稳定瞬态响应更快。为达上述目的，本专利技术提供一种低压差线性稳压器，包括误差放大器、调整管及取样电路，其中，该低压差线性稳压器还包括一低阻抗的缓冲电路，该缓冲电路接于该误差放大器输出与该调整管间，以使该稳压器的输出端形成的主极点与非主极点的距离加大。进一步地，该缓冲电路包括第一 PMOS管及第一 NMOS管，该第一 PMOS管源极接电源电压，栅极和漏极短接并与该调整管栅极互连于第二节点，该第一 PMOS管漏极与该第一NMOS管的漏极相连，该第一 NMOS管的栅极与该误差放大器输出端相连形成第一节点，该第一 NMOS管源极接地。进一步地，该误差放大器的之一 PMOS管漏极与该第一 NMOS管的栅极相连，形成该第一节点。进一步地，该低压差线性稳压器还包括第二 PMOS管，该第二 PMOS管与误差放大器的电流源并联，以与该第一 PMOS管及该调整管形成镜像电流源。进一步地，该第二 PMOS管源极接电源电压，漏极接误差放大器的两个差分输入PMOS管的源极，栅极与该第一 PMOS管、调整管Mpd的栅极以及该第一 NMOS管漏极相接于该第二节点。进一步地，当负载电流增加时，该第二 PMOS管的电流也增加，从而使得误差放大器的电流增加。进一步地，该误差放大器包括两个PMOS管、两个NMOS管及一电流源，该两个PMOS管源极接电流源，漏极分别接该两个NMOS管的漏极，一 PMOS管栅极接参考电压，另一 PMOS管栅极接该取样电路，一 ?OS管栅漏互连后与另一 NMOS管栅极相连。与现有技术相比，本专利技术一种低压差线性稳压器通过在误差放大器与调整管间增加一低阻抗缓冲电路，第一非主极点移到高频，稳压器输出端的主极点与非主极点间的距离加大，从而使LDO更加稳定，同时本专利技术还通过将误差放大器部分电流，调整管与缓冲电路形成镜像关系，从而将输出电流的变化传递到误差放大器和缓冲电路从而使负载电流增大时，环路带宽变大，主极点与非主极点距离进一步拉大，电路更稳定瞬态响应更快 。【专利附图】【附图说明】图1为传统的LDO的电路示意图；图2为本专利技术一种低压差线性稳压器之较佳实施例的电路示意图；图3为本专利技术较佳实施例之仿真电路图；图4为图3电路的波特图；图5及图6为图3电路的瞬态响应示意图；图7现有技术的仿真电路图；图8为图6电路的波特图；图9及图10为图6电路的瞬态响应示意图。【具体实施方式】以下通过特定的具体实例并结合【专利附图】【附图说明】本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图2为本专利技术一种低压差线性稳压器之较佳实施例的电路示意图。如图2所示，本专利技术一种低压差线性稳压器，包括:误差放大器21、缓冲电路22、调整管23以及取样电路24。误差放大器21由PMOS管Mpa、PMOS管Mpb、NMOS管Mna、NMOS管Mnb及电流源I组成，PMOS管Mpa及Mpb源极接电流源I供电，PMOS管Mpa的栅极接参考电压VREF，漏极接NMOS管Mna的漏极和栅极)，NMOS管Mna的漏栅短接后接于NMOS管Mnb栅极，PMOS管Mpb的栅极接取样电路24，取样电路24包括串联于调整管23与地的电阻Rl及R2，PM0S管Mpb的栅极接Rl及R2的中间节点以获得取样电压，PMOS管Mpb漏极接NMOS管Mnb漏极；调整管23包括一 PMOS管Mpd，调整管Mpd的源极接电源电压，漏极接取样电路和退耦电路(R3、C1)及负载(未示出)，与现有技术不同的是，本专利技术在误差放大器和调整管间增加低阻抗的缓冲电路22，以使非主极点移到更高频率，该稳压器的输出端形成的主极点与非主极点的距离加大，从而使LDO更稳定。在本专利技术较佳实施例中，缓冲电路22包括第一 PMOS管MPl及第一 NMOS管丽I，第一 PMOS管MPl源极接电源电压，栅极和漏极短接并与调整管Mpd栅极互连于第二节点P2(第一非主极点)，第一 PMOS管MPl漏极与第一 NMOS管MNl的漏极相连，第一 NMOS管MNl的栅极与误差放大器20相连，即误差放大器20的PMOS管Mpb漏极接NMOS管Mnb漏极的同时，还与低阻抗的缓冲电路22的第一 NMOS管Mnl的栅极相连，形成第一节点Pl (第二非主极点)，第一 NMOS管丽I源极接地。较佳的，在误差放大器20中，还增加一第二 PMOS管，该第二 PMOS管与电流源I并联，以与第一 PMOS管及调整管Mpd形成镜像电流源。该第二 PMOS管源极接电源电压，漏极接PMOS管Mpa、Mpb源极，栅极与第一 PMOS管Mpl、调整管Mpd的栅极以及第一 NMO本文档来自技高网...
【技术保护点】
一种低压差线性稳压器，包括误差放大器、调整管及取样电路，其特征在于：该低压差线性稳压器还包括一低阻抗的缓冲电路，该缓冲电路接于该误差放大器输出与该调整管间，以使非主极点移到更高频率，该稳压器的输出端形成的主极点与非主极点的距离加大。
【技术特征摘要】
【专利技术属性】
技术研发人员：徐光磊，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。