本发明专利技术的方面是针对通过图形处理单元GPU在图像表面的分格遍次期间更新低分辨率缓冲器。举例来说，在所述图像表面的所述分格遍次期间，所述GPU可将所述图像表面划分为所述图像表面的多个表面像素块。所述GPU可随后将所述图像表面的表面识别符存储在所述低分辨率缓冲器的存储位置内以对应于所述图像表面的所述表面像素块中的每一者。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术的方面是针对通过图形处理单元GPU在图像表面的分格遍次期间更新低分辨率缓冲器。举例来说，在所述图像表面的所述分格遍次期间，所述GPU可将所述图像表面划分为所述图像表面的多个表面像素块。所述GPU可随后将所述图像表面的表面识别符存储在所述低分辨率缓冲器的存储位置内以对应于所述图像表面的所述表面像素块中的每一者。【专利说明】基于低分辨率缓冲器的像素剔除
本专利技术涉及在显示器上再现像素。
技术介绍
提供用于视觉呈现的内容的装置通常包含图形处理单元(GPU)。GPU在显示器上再现表示所述内容的像素。GPU产生显示器上的每一像素的一个或一个以上像素值。GPU对显示器上的每一像素的像素值执行图形处理以再现用于呈现的每一像素。
技术实现思路
大体上，本专利技术描述用于在图形处理单元(GPU)的分格遍次期间更新低分辨率缓冲器(称为低分辨率z缓冲器或“LRZ”缓冲器)的技术。在分格遍次(也称为平铺遍次)期间，GPU可确定由处理器产生的哪些图像表面属于显示器上的哪些瓦片。在此分格遍次期间，GPU可用与图像表面中的每一者相关联的表面识别符更新低分辨率缓冲器。低分辨率缓冲器可包含多个存储位置，其中每一存储位置与显示器上的多个像素相关联。在分格遍次期间，如果图像表面包含坐标与低分辨率存储器的存储位置相关联的像素，那么GPU可将图像表面的表面识别符存储在低分辨率缓冲器的存储位置内。在一个实例中，本专利技术的方面是针对一种方法，其包括以图形处理单元(GPU)接收至少第一图像表面和第二图像表面，其中所述第二图像表面至少部分地重叠于所述第一图像表面。所述方法还包含以所述GPU对所述第一图像表面执行分格遍次。根据所述方法，在第一图像表面的分格遍次期间，以GPU将第一图像表面划分为第一图像表面的多个表面像素块。而且，在第一图像表面的分格遍次期间，以所述GPU将所述第一图像表面的表面识别符值存储在低分辨率缓冲器内的多个存储位置中的对应于所述第一图像表面的所述多个表面像素块中的块的存储位置内，其中所述低分辨率缓冲器内的所述多个存储位置中的每一者还对应于显示器上的像素块。在另一实例中，本专利技术的方面是针对一种包括低分辨率缓冲器的设备，所述低分辨率缓冲器包含多个存储位置。所述设备还包含图形处理单元(GPU)，其经配置以接收至少第一图像表面和第二图像表面，其中所述第二图像表面至少部分地重叠于所述第一图像表面，且对所述第一图像表面执行分格遍次。在所述设备中，在第一图像表面的分格遍次期间，GPU进一步经配置以将第一图像表面划分为第一图像表面的多个表面像素块。在第一图像表面的分格遍次期间，GPU还进一步经配置以将所述第一图像表面的表面识别符值存储在低分辨率缓冲器内的多个存储位置中的对应于所述第一图像表面的所述多个表面像素块中的块的存储位置内，其中所述低分辨率缓冲器内的所述多个存储位置中的每一者还对应于显示器上的像素块。在另一实例中，本专利技术的方面是针对一种非暂时性计算机可读存储媒体，其包括致使图形处理单元(GPU)接收至少第一图像表面和第二图像表面的指令，其中所述第二图像表面至少部分地重叠于所述第一图像表面。所述指令还包含致使所述GPU对所述第一图像表面执行分格遍次的指令。在第一图像表面的分格遍次中，所述指令致使GPU将第一图像表面划分为第一图像表面的多个表面像素块。而且，在第一图像表面的分格遍次期间，所述指令致使GPU将所述第一图像表面的表面识别符值存储在低分辨率缓冲器内的多个存储位置中的对应于所述第一图像表面的所述多个表面像素块中的块的存储位置内，其中所述低分辨率缓冲器内的所述多个存储位置中的每一者还对应于显示器上的像素块。在另一实例中，本专利技术的方面是针对一种包括低分辨率缓冲器的设备，所述低分辨率缓冲器包含多个存储位置。所述设备还包含图形处理单元(GPU)，其中GPU包括用于接收至少第一图像表面和第二图像表面的装置，其中所述第二图像表面至少部分地重叠于所述第一图像表面。GPU还包括用于对所述第一图像表面执行分格遍次的装置。在所述设备中，在第一图像表面的分格遍次期间，GPU还包括用于将第一图像表面划分为第一图像表面的多个表面像素块的装置。在所述设备中，在第一图像表面的分格遍次期间，GPU还包含用于将所述第一图像表面的表面识别符值存储在低分辨率缓冲器内的多个存储位置中的对应于所述第一图像表面的所述多个表面像素块中的块的存储位置内，其中所述低分辨率缓冲器内的所述多个存储位置中的每一者还对应于显示器上的像素块。在附图和以下描述中陈述一个或一个以上实例的细节。从描述和图式以及从权利要求书将明了其它特征、目的和优点。【专利附图】【附图说明】图1是说明可经配置以实施本专利技术的方面的装置的框图。图2A是说明第一图像表面的分格遍次的图形示图。图2B是说明在图2A的第一图像表面的分格遍次期间的图1的经更新低分辨率缓冲器的图形示图。图2C是说明第二图像表面的分格遍次的图形示图。图2D是说明在图2C的第二图像表面的分格遍次期间的图1的经更新低分辨率缓冲器的图形示图。图2E是说明图1的帧缓冲器中的图2A到2D的第一和第二图像表面的图形示图。图3是说明图形处理单元(GPU)的实例性操作的流程图。【具体实施方式】装置上的显示器呈现由装置内的处理器执行的应用程序产生的可视对象。可视对象通常采取矩形的形式，但其它形式也是可能的。可视对象可视为含有表面像素的图像表面。当装置执行产生多个图像表面的一个或一个以上应用程序时，一个图像表面可部分地或完全地重叠于另一表面。除了执行一个或一个以上应用程序以产生图像表面之外，处理器还可确定图像表面内的表面像素的像素值。举例来说，处理器可确定图像表面的顶点的坐标。作为另一实例，处理器可确定图像表面内的表面像素的色彩值，例如图像表面内的每一表面像素的红绿蓝(RGB)值或亮度和色度值，以及像素的不透明度值，例如阿尔法值。处理器可将每一图像表面的像素值传输到图形处理单元(GPU)供进一步处理。在一些实例中，处理器可从最后方图像表面开始且继续到最前方图像表面，将像素值传输到GPU。GPU可接收图像表面中的每一者的像素值，且在一些实例中，基于GPU接收到图像表面的次序而将表面识别符值指派于图像表面中的每一者。在替代实例中，处理器可将表面识别符值指派于表面中的每一者，且将表面识别符值连同所述图像表面的像素值一起传输到GPU。GPU可对接收的像素执行处理以在显示器上再现图像。GPU执行的处理的一个实例称为分格(binning)遍次或平铺(tiling)遍次。对于分格，GPU将显示器上的像素划分为多个像素块，称为瓦片(tile)。对于每一图像表面，在分格遍次中，GPU可确定图像表面属于哪一瓦片。如更详细描述，在用于图像表面的分格遍次期间，GPU可更新低分辨率缓冲器，称为低分辨率z缓冲器或“LRZ缓冲器”。低分辨率缓冲器可为具有多个存储位置的二维缓冲器。低分辨率缓冲器中的每一存储位置可对应于在显示器上表示的像素块。在一些实例中，低分辨率缓冲器内的存储位置的数目可少于将在显示器上表示的像素的数目。在用于图像表面的分格遍次期间，GPU可确定所述图像表面是否包含对应于低分辨率缓冲器内的存储位置的表面像素。举例来说，GPU可将图像表面划分为多个表面像本文档来自技高网...
【技术保护点】
一种方法，其包括：以图形处理单元GPU接收至少第一图像表面和第二图像表面，其中所述第二图像表面至少部分地重叠于所述第一图像表面；以所述GPU对所述第一图像表面执行分格遍次；以及在所述第一图像表面的所述分格遍次期间：以所述GPU将所述第一图像表面划分为所述第一图像表面的多个表面像素块；以及以所述GPU将所述第一图像表面的表面识别符值存储在低分辨率缓冲器内的多个存储位置中的对应于所述第一图像表面的所述多个表面像素块中的块的存储位置内，其中所述低分辨率缓冲器内的所述多个存储位置中的每一者还对应于显示器上的一像素块。
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：佩特里·努德隆德，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。