构成并行计算机系统（1）的信息处理装置（2）具有保持数据的存储器（6）和处理器（3），上述处理器（3）具有保持在存储器（6）中保持的数据的一部分的高速缓冲存储器（5）以及使用在存储器（6）或者高速缓冲存储器（5）中保持的数据来进行运算的处理器内核（4）。另外，信息处理装置（2）具有通信装置（10），上述通信装置（10）判定从其他信息处理装置（2a）接收到的数据是否是处理器内核（4）正在等候的数据，在判定为接收到的数据是处理器内核（4）正在等候的数据的情况下，将接收到的数据保存在高速缓冲存储器（5）中。此外，在判定为接收到的数据不是处理器内核（4）正在等候的数据的情况下，通信装置（10）将接收到的数据保存在存储器（6）中。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】构成并行计算机系统（1）的信息处理装置（2）具有保持数据的存储器（6）和处理器（3），上述处理器（3）具有保持在存储器（6）中保持的数据的一部分的高速缓冲存储器（5）以及使用在存储器（6）或者高速缓冲存储器（5）中保持的数据来进行运算的处理器内核（4）。另外，信息处理装置（2）具有通信装置（10），上述通信装置（10）判定从其他信息处理装置（2a）接收到的数据是否是处理器内核（4）正在等候的数据，在判定为接收到的数据是处理器内核（4）正在等候的数据的情况下，将接收到的数据保存在高速缓冲存储器（5）中。此外，在判定为接收到的数据不是处理器内核（4）正在等候的数据的情况下，通信装置（10）将接收到的数据保存在存储器（6）中。【专利说明】
本专利技术涉及。
技术介绍
以往已知多个信息处理装置相互进行数据的接收和发送并执行运算处理的并行计算机系统。作为这样的并行计算机系统的一个例子已知，经由相互结合网来相互连接未共享存储器空间的多个信息处理装置的并行计算机系统。这样的并行计算机系统所具有的信息处理装置具有:作为存储在运算中利用的数据的主存储装置的主存储器、进行运算的运算处理装置、以及在与其他的情报信息处理装置之间进行在运算中利用的数据的接收和发送的通信装置。这样的信息处理装置所具有的通信装置经由相互结合网与其他信息处理装置进行与运算相关的数据的接收和发送，将接收到的数据保存在主存储器中。另外，由于运算处理装置是以比在从运算处理装置外部的主存储器读出数据时使用的频率高速地动作，所以在运算中利用的数据被保存在主存储器中的情况下，与保存在运算处理装置内部的高速缓冲存储器中的数据相比较，无法高效地执行运算处理。因此，通过使运算处理装置在内部具有与主存储器相比较能够高速地进行数据的读出、写入的高速缓冲存储器，将在运算中利用的数据保存在高速缓冲存储器中，从而高速地进行运算时数据的读出，高效地执行运算处理。这里，一般的通信装置在从其他信息处理装置接收到数据的情况下，使运算处理装置将与数据接收相关的一系列处理作为针对运算处理的中断处理而执行。然而，运算处理装置在将与数据接收相关的一系列处理作为中断处理而执行的情况下，由于伴随着处理的切换进行多个运算寄存器、设定寄存器等所保持的数据的暂存、暂存了的数据的恢复，所以增加了通信延迟。在并行计算机系统中，多个信息处理装置以互联的方式进行连接，以便在信息处理装置间的通信延迟被限制在规定延迟时间内。另外，并行计算机系统所具有的运算处理装置等待从其他信息处理装置发送来的数据的接收，执行运算处理，反复进行将运算处理的执行结果向其他信息处理装置发送的处理。因此，在运算处理装置将与数据接收相关的一系列处理作为中断处理而执行，增加伴随着处理切换的通信延迟的情况下，会使并行计算机系统中的计算处理的效率恶化。鉴于此，在并行计算机系统中，在将通信装置从其他信息处理装置接收到的数据保存在主存储器之前的期间，运算处理装置针对保存数据的存储器地址进行反复读出的查询处理。由于执行这样的查询处理的运算处理装置不进行与数据接收相关的处理与运算处理之间的切换，所以能够减少通信延迟，保持计算处理的效率。另外，在运算处理装置未经由数据接收用的缓存器而直接取得由通信装置接收到的数据的情况下，比经由数据接收用的缓存器而取得的情况相比能够减少通信延迟。然而，由于在信息处理装置间接收和发送的数据量大，因此使运算处理装置新具备数据接收用的缓存器是不现实的。因此，已知将通信装置接收到的数据保存在运算处理装置所具有的高速缓冲存储器中的技术。应用了这种技术的信息处理装置将通信装置从其他信息处理装置接收到的数据直接保存在运算处理装置所具有的高速缓冲存储器中。因此，运算处理装置能够从高速缓冲存储器高速地读出在运算中利用的数据，从而减少通信延迟。专利文献1:日本特开平11-039214号公报专利文献2:国际公开第2007 / 110898号非专利文献1:Ram Huggahalli, Ravi Iyer, Scott Tetrick, ” Direct CacheAccess for High Bandwidth Network I/O,，，ISCA ' 05 Proceedings of the 32nd annualinternational symposium on Computer Architecture然而，在上述将接收到的数据保存在运算处理装置所具有的高速缓冲存储器中的技术中，在接收到运算中未利用的数据的情况下也保存在运算处理装置所具有的高速缓冲存储器中。因此，存在运算处理装置无法高效地执行运算处理，计算处理速度降低的问题。换言之，由于信息处理装置在将在运算中利用的数据保存在高速缓冲存储器中时，在接收到新数据的情况下，将接收到的数据保存在高速缓冲存储器中，因此有时从高速缓冲存储器吐出在运算中利用的数据。该情况下，由于信息处理装置为了执行运算而从主存储器读出从高速缓冲存储器吐出的数据，因此无法高效地执行运算处理，计算处理速度降低。
技术实现思路
本申请所公开的技术是鉴于上述问题而提出的，能够抑制计算处理速度的降低。在一个侧面，是构成具备多个信息处理装置的并行计算机系统的信息处理装置。另外，信息处理装置具有:主存储装置，其保持数据；和运算处理装置，其具有高速缓冲存储器部和运算处理部，上述高速缓冲存储器部保持在主存储装置中保持的数据的一部分，上述运算处理部使用在主存储装置或者高速缓冲存储器部中保持的数据来进行运算。另夕卜，信息处理装置具有通信装置，上述通信装置判定从其他信息处理装置接收到的数据是否是运算处理装置正在等候的数据，在判定为接收到的数据是运算处理装置正在等候的数据的情况下，通信装置将接收到的数据保存在高速缓冲存储器部中。此外，在判定为接收到的数据不是运算处理装置正在等候的数据的情况下，通信装置将接收到的数据保存在主存储装置中。根据本申请所公开的技术的一个方式，能够抑制计算处理速度的降低。【专利附图】【附图说明】图1是用于对实施例1所涉及的并行计算机系统进行说明的图。图2是用于对存储器地址的一个例子进行说明的图。图3是用于对实施例1所涉及的高速缓冲存储器的一个例子进行说明的图。图4是用于对实施例1所涉及的通信装置的一个例子进行说明的图。图5是用于对实施例1所涉及的数据包生成部生成的数据包的一个例子进行说明的图。图6是用于对实施例1所涉及的通信装置所执行的处理的流程进行说明的流程图。图7是用于对实施例2所涉及的并行计算机系统的一个例子进行说明的图。图8是用于对实施例2所涉及的通信装置进行说明的图。图9是用于对实施例3所涉及的并行计算机系统的一个例子进行说明的图。图10是用于对实施例4所涉及的并行计算机系统进行说明的图。图11是用于对实施例4所涉及的通信装置的一个例子进行说明的图。图12是用于对写入目的地地址表的一个例子进行说明的图。图13是用于对实施例4所涉及的通信装置所执行的处理的流程进行说明的流程图。图14是用于对实施例5所涉及的并行计算机系统的一个例子进行说明的图。图15是用于对实施例5所涉及的通信装置的一个例子进行说明的图。图16是用于对实施例3所涉及的并行计算机系统进行说明的图。【具体实施本文档来自技高网...
【技术保护点】
一种信息处理装置，构成具备多个信息处理装置的并行计算机系统，所述信息处理装置的特征在于，具有：主存储装置，其保持数据；运算处理装置，其具有高速缓冲存储器部和运算处理部，所述高速缓冲存储器部保持在所述主存储装置中保持的数据的一部分，所述运算处理部使用在所述主存储装置或者所述高速缓冲存储器部中保持的数据来进行运算；以及通信装置，其判定从其他信息处理装置接收到的数据是否是所述运算处理装置正在等候的数据，在判定为所述接收到的数据是所述运算处理装置正在等候的数据的情况下，所述通信装置将所述接收到的数据保持在所述高速缓冲存储器部中，在判定为所述接收到的数据不是所述运算处理装置正在等候的数据的情况下，所述通信装置将所述接收到的数据保存在所述主存储装置中。
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：安岛雄一郎，井上智宏，平本新哉，
申请(专利权)人：富士通株式会社，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。