封装基板板片结构、封装基板、半导体封装件及其制法制造技术

一种封装基板板片结构、封装基板、半导体封装件及其制法，该半导体封装件包括：封装基板、至少一半导体芯片与底充材料，于该封装基板的顶表面的周缘形成有凹部，该半导体芯片以覆晶方式接置于该封装基板的顶表面上，该底充材料形成于该半导体芯片与封装基板之间。本发明专利技术借由该凹部的设置，使得底充材料的不当溢流可流入至该凹部中，因而可缩短各该半导体芯片之间的设置距离，故可进一步提升该封装基板的使用率。

【技术实现步骤摘要】
封装基板板片结构、封装基板、半导体封装件及其制法
本专利技术涉及一种半导体封装件及其制法，更详言之，本专利技术为一种封装基板周缘具有防底充材料溢流的凹部的半导体封装件及其制法。
技术介绍
现今，随着科技发展的趋势，电子产品趋于轻薄短小，使得作为电子产品核心组件的半导体封装件的空间运用变得更加重要，因此，仍须不断的改进与克服半导体封装件的工艺技术，以符合现代科技产品轻薄短小的趋势。半导体封装件于封装上，多采批次式(bath-type)工艺，也就是，通常于封装基板整版面上同时进行数组的多个半导体芯片的置晶(die-attach)与底部充填(underfilling)，最后再进行切单步骤。但因任二相邻半导体芯片间的间距太小，于填入底充材料(underfill)时，往往容易造成该底充材料不当溢流至四周，而影响至制成品的良率。现有改进底充材料不当溢流的方式请参阅第7927925及8018073号美国专利或如图1所示，其于封装基板10的顶表面102的底充材料分布区102a与其四周分别涂布亲水性颗粒粉末与疏水性颗粒粉末，从而使该底充材料分布区102a与其四周分别具有亲水性与疏水性，以减少底充材料12不当溢流至该底充材料分布区102a四周的情况。不过，前述方式需依不同的封装基板或半导体芯片搭配不同亲水性或疏水性的颗粒粉末，而增加封装工艺的复杂性，且此方式并无法完全解决底充材料不当溢流的问题。因此，如何克服现有技术上述的问题，实为一重要课题。
技术实现思路
为解决上述现有技术的种种问题，本专利技术的主要目的是揭露一种封装基板板片结构、封装基板、半导体封装件及其制法，可缩短各该半导体芯片之间的设置距离，故可进一步提升该封装基板的使用率。本专利技术的半导体封装件包括：封装基板，其具有相对的顶表面和底表面，且该顶表面上形成有电性线路，并于该顶表面周缘形成有凹部；至少一半导体芯片，其以覆晶方式电性连接该封装基板的顶表面；以及底充材料，其形成于该封装基板与该半导体芯片之间。本专利技术还提供一种半导体封装件，其包括：一封装基板，其具有相对的顶表面和底表面，且该顶表面上形成有电性线路与覆盖该电性线路的防焊层，该基板周缘并形成有凹部；至少一半导体芯片，其以覆晶方式电性连接该封装基板的顶表面；以及底充材料，其形成于该封装基板与该等半导体芯片之间。本专利技术还提供一种封装基板板片结构，其包括：多个数组排列的封装基板；以及连结部，其用以连结各该封装基板，且该连结部于任二相邻的该封装基板间的部位定义有切割线，并于各该切割线处形成有凹部。本专利技术还提供一种封装基板，其具有相对的顶表面和底表面，且该顶表面的周缘具有凹部，并于该封装基板的顶表面上形成有电性线路。本专利技术又提供一种半导体封装件的制法，其包括：提供一前述的封装基板板片结构，将多个半导体芯片覆晶接合该封装基板上；于各该半导体芯片与封装基板之间形成底充材料；以及沿该切割线切割该板片，以分割成多个半导体封装件。前述的半导体封装件的制法中，该板片的一表面上还形成有防焊层，且该防焊层沿该板片的切割线开设有防焊层凹槽，以由该防焊层凹槽做为该凹部。前述的半导体封装件的制法中，形成该凹部的方式为机械切割、激光剥离或化学蚀刻。另外，该底充材料借由点胶方式充填入该半导体芯片与封装基板间。此外，形成该底充材料的材质为环氧树脂或掺杂有填充材的环氧树脂。前述的半导体封装件的制法中，各该半导体封装件包括一该半导体芯片或多个该半导体芯片，且多个该半导体芯片时，该凹部还延伸至相邻二该半导体芯片之间。前述的半导体封装件及其制法，该封装基板的顶表面形成有多个供电性连接该半导体芯片上的凸块的第一电性接触垫，而该封装基板的底表面具有多个第二电性接触垫，且该等第二电性接触垫上具有焊球。此外，该封装基板具有多个导电孔，且该等导电孔电性连接该顶表面及该底表面。依上所述，本专利技术通过在板片上的切割处形成凹部，使得底充材料的溢流部分导入至该凹部中，而借由该凹部吸收部分溢流的底充材料，避免该底充材料不当溢流，且本专利技术因此可缩减半导体芯片与半导体芯片之间的距离，进而更加提升封装基板的使用率，本专利技术更无现有技术需针对不同的封装基板或半导体芯片来设计的限制。附图说明图1用于显示现有第7927925及8018073号美国专利的改善底充材料不当溢流的方式的剖面示意图。图2A至图2F为本专利技术的半导体封装件及其制法的第一实施例的剖面示意图，其中，图2A为俯视图，图2D’与图2E’分别为图2D与图2E的另一实施方法，图2F’与图2F”为图2F的其它实施例。图3A至图3G为本专利技术的半导体封装件及其制法的第二实施例的剖面示意图，图3E’与图3E”为图3E的其它实施例，图3F’与图3F”为图3F的其它实施例，图3F’与图3F”为图3F的其它实施例，图3G’与图3G”为图3G的其它实施例。主要组件符号说明10、20、30封装基板102、202、302顶表面102a底充材料分布区12底充材料204、304底表面20’、30’板片21、31连结部22a、32a第一电性接触垫22b、32b第二电性接触垫23、33凹部24、34凸块24’、34’焊球26、36半导体芯片28、38底充材料29封装胶体35防焊层352防焊层凹槽T切割线。具体实施方式以下借由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”、“底”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。第一实施例以下将配合图2A至图2F以详细说明本专利技术的半导体封装件及其制法的第一实施例。如图2A所示，其为本专利技术的半导体封装件的俯视图，其提供一具有多个封装基板20的板片20’，于图中显示于任二相邻的该封装基板20间定义有切割线T(如虚线所示)，其中，该切割线T可呈现直线状、折线状、曲折线状或曲线状。还请参阅图2B，其延续自图2A，且为沿着图2A的剖面线2-2的剖面示意图，该板片20’利用连结部21连接各该封装基板20，且该连结部21于图中显示于任二相邻的该封装基板20间的部位定义有该切割线T，该封装基板20具有相对的顶表面202与底表面204，该封装基板20的顶表面202与底表面204分别形成有多个第一电性接触垫22a与第二电性接触垫22b，且利用机械切割、激光剥离(LaserAblation)或化学蚀刻的方式于该板片20’的切割线T处形成有凹部23，但形成该凹部23的方式不以此为限，且该凹部23的宽度小于、大于或等于该切割线T的宽度(未图标)。此外，该凹部23的剖面形状为正方形、长方形、矩形或半圆弧形(未图标)，但不以此为限。此外，该封装基板20具有多个导电孔(未图标)，且该等导电孔电性连接该顶表面202及该底表面204，而该本文档来自技高网...

【技术保护点】
一种半导体封装件，包括：一封装基板，其具有相对的顶表面和底表面，且该顶表面上形成有电性线路，并于该顶表面周缘形成有凹部；至少一半导体芯片，其以覆晶方式电性连接该封装基板的顶表面；以及底充材料，其形成于该封装基板与该半导体芯片之间。

【技术特征摘要】
2012.06.12 TW 1011209691.一种半导体封装件，包括：一封装基板，其具有相对的顶表面和底表面，且该顶表面上形成有电性线路，并于该顶表面周缘形成有凹部，该凹部位于一切割线处；至少一半导体芯片，其以覆晶方式电性连接该封装基板的顶表面；以及底充材料，其形成于该封装基板与该半导体芯片之间，且部分该底充材料形成在该凹部中。2.一种半导体封装件，其包括：一封装基板，其具有相对的顶表面和底表面，且该顶表面上形成有电性线路与覆盖该电性线路的防焊层，该封装基板周缘形成有凹部，该凹部位于一切割线处；至少一半导体芯片，其以覆晶方式电性连接该封装基板顶表面；以及底充材料，其形成于该封装基板与该半导体芯片之间，且部分该底充材料形成在该凹部中。3.根据权利要求1或2所述的半导体封装件，其特征在于，形成该底充材料的材质为环氧树脂或掺杂有填充材的环氧树脂。4.根据权利要求3所述的半导体封装件，其特征在于，该凹部的深度大于或等于该填充材颗粒尺寸最大值的两倍。5.根据权利要求1或2所述的半导体封装件，其特征在于，该封装基板的顶表面具有多个第一电性接触垫，且该半导体芯片与该第一电性接触垫之间具有凸块。6.一种封装基板板片结构，其包括：多个数组排列的封装基板；以及连结部，其用以连结各该封装基板，且该连结部于任二相邻的该...

【专利技术属性】
技术研发人员：林长甫，蔡和易，姚进财，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：