本发明专利技术提供一种薄膜晶体管，该薄膜晶体管包括栅极，其中，所述薄膜晶体管还包括上有源层、下有源层、上源极、下源极、上漏极和下漏极，所述上有源层和所述下有源层分别位于所述栅极的上下两侧，所述下源极与所述下漏极与所述下有源层相连，所述上源极和所述上漏极与所述上有源层相连。本发明专利技术还提供一种包括所述薄膜晶体管的阵列基板、该阵列基板的制造方法和包括该阵列基板的显示装置。利用该薄膜晶体管可以缩短对像素电极充电所需的时间，从而使得阵列基板可以具有较多的像素单元，进而提高显示装置的分辨率。
【技术实现步骤摘要】
【专利摘要】本专利技术提供一种薄膜晶体管，该薄膜晶体管包括栅极，其中，所述薄膜晶体管还包括上有源层、下有源层、上源极、下源极、上漏极和下漏极，所述上有源层和所述下有源层分别位于所述栅极的上下两侧，所述下源极与所述下漏极与所述下有源层相连，所述上源极和所述上漏极与所述上有源层相连。本专利技术还提供一种包括所述薄膜晶体管的阵列基板、该阵列基板的制造方法和包括该阵列基板的显示装置。利用该薄膜晶体管可以缩短对像素电极充电所需的时间，从而使得阵列基板可以具有较多的像素单元，进而提高显示装置的分辨率。【专利说明】薄膜晶体管、阵列基板及其制造方法和显示装置
本专利技术涉及显示
，具体地，涉及一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板、该阵列基板的制造方法和一种包括所述阵列基板的显示装置。
技术介绍
阵列基板是显示装置的重要部件，阵列基板至少包括数据线、栅线、薄膜晶体管和像素电极。图1中所示的是一种常见的薄膜晶体管，该薄膜晶体管包括源极1、漏极2、栅极3和有源层4。数据线与薄膜晶体管的源极I相连，栅线5与薄膜晶体管的栅极3相连，漏极2与像素电极6相连，通过薄膜晶体管为像素电极6充电。薄膜晶体管的充电能力越强，充电时间越短，则可以获得越好的显示效果。随着人们对显示装置的显示质量要求越来越高，需要增加阵列基板中像素单元的个数，以提高显示装置的分辨率。像素单元个数越多，则需要的充电时间越长，因此，越来越需要提高薄膜晶体管的充电效率以及降低薄膜晶体管的充电时间。
技术实现思路
本专利技术的目的在于提供一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板、该阵列基板的制造方法和一种包括所述阵列基板的显示装置。利用该薄膜晶体管可以缩短对像素电极充电所需的时间，从而使得阵列基板可以具有较多的像素单元，进而提高显示装置的分辨率。为了实现上述目的，作为本专利技术的一个方面，提供一种薄膜晶体管，该薄膜晶体管包括栅极，其中，所述薄膜晶体管还包括上有源层、下有源层、上源极、下源极、上漏极和下漏极，所述上有源层和所述下有源层分别位于所述栅极的上下两侧，所述下源极与所述下漏极与所述下有源层相连，所述上源极和所述上漏极与所述上有源层相连。优选地，所述上源极和所述下源极通过第一过孔相连，所述上漏极和所述下漏极通过第二过孔相连。优选地，所述上有源层和所述栅极之间设置有上栅极绝缘层，所述下有源层和所述栅极之间设置有下栅极绝缘层。优选地，所述薄膜晶体管还包括覆盖所述上有源层的保护层，所述上源极和所述上漏极设置在所述保护层上，并且所述上源极通过第三过孔与所述上有源层相连，所述上漏极通过第四过孔与所述上有源层相连。作为本专利技术的另一个方面， 提供一种阵列基板，该阵列基板包括由多条数据线和多条栅线划分成的多个像素单元，每个像素单元内都设置有薄膜晶体管和与该薄膜晶体管相连的像素电极，其中，所述薄膜晶体管为本专利技术所提供的上述薄膜晶体管，所述像素电极同时与所述上漏极和所述下漏极电连接，所述数据线同时与所述上源极和所述下源极电连接。优选地，所述上漏极和所述上源极与所述像素电极由相同的材料制成。作为本专利技术的再一个方面，提供一种显示装置，该显示装置包括阵列基板，其中，该阵列基板为本专利技术书所提供的上述阵列基板。作为本专利技术的还一个方面，提供一种阵列基板的制造方法，其中，该制造方法包括以下步骤:形成包括下源极和下漏极的图形的步骤；形成包括下有源层的图形的步骤；形成包括栅极的图形的步骤；形成包括上有源层的图形的步骤；形成包括上源极和上漏极的图形的步骤；和形成包括像素电极的图形的步骤，该像素电极同时与所述下漏极和所述上漏极电连接。优选地，所述制造方法还包括在所述形成包括上源极和上漏极的图形的步骤之前进行的形成第一过孔和第二过孔的步骤，以使得所述上源极和所述下源极通过所述第一过孔相连，所述上漏极和所述下漏极通过所述第二过孔相连。优选地，所述制造方法还包括在所述形成包括上有源层的图形的步骤与所述形成包括上源极和上漏极的图形的步骤之间进行形成保护层的步骤，该保护层覆盖所述上有源层。优选地，所述制造方法包括在所述形成保护层的步骤之后，进行在所述保护层上形成第三过孔和第四过孔的步骤，所述形成包括上源极和上漏极的图形的步骤和所述形成包括像素电极的图形的步骤同时进行，以使得所述上源极、所述上漏极与所述像素电极由同种材料制成，并使得所述上源极通过所述第三过孔与所述上有源层连接，所述上漏极通过所述第四过孔与所述上有源层连接。优选地，所述制造方法包括在所述形成保护层的步骤之后，进行在所述保护层上形成第三过孔和第四过孔的步骤同时，进行形成第一过孔和第二过孔的步骤，以使得所述上源极和所述下源极通过所述第一过孔相连，所述上漏极和所述下漏极通过所述第二过孔相连。优选地，所述制造方法还包括在形成下有源层的图形的步骤和所述形成包括栅极的图形的步骤之件进行的形成所述下栅极绝缘层的步骤，和在所述形成包括栅极的图形的步骤和所述形成包括上有源层的图形的步骤之间进行的形成所述上栅极绝缘层的步骤。当本专利技术所提供的薄膜晶体管应用于阵列基板中时，上源极和下源极均与阵列基板的数据线相连，上漏极和下漏极均与像素电极相连，通电时，数据线传递的信号可以分别通过上有源层和下有源层两个通道传递，相当于两个普通的薄膜晶体管同时为像素电极充电。由此可知，本专利技术所提供的薄膜晶体管具有较高的充电能力，从而可以缩短对像素电极充电所需的时间，并因此可以提高利用所述薄膜晶体管的显示装置的显示效果。【专利附图】【附图说明】附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中:图1是现有的薄膜晶体管的剖面示意图；图2是本专利技术所提供的薄膜晶体管的剖面示意图；图3是利用本专利技术所提供的制造方法制造阵列基板的流程示意图；图4a至图4i以图解的方式展示了本专利技术所提供的制造方法的流程。附图标记说明1:源极2:漏极3:栅极 4:有源层5:栅线6:像素电极8:保护层 11:下源极12:上源极 21:下漏极22:上漏极 41:下有源层42:上有源层71:下栅极绝缘层72:上栅极绝缘层【具体实施方式】以下结合附图对本专利技术的【具体实施方式】进行详细说明。应当理解的是，此处所描述的【具体实施方式】仅用于说明和解释本专利技术，并不用于限制本专利技术。应当理解的是，本专利技术中所述的“上、下”均是以图2中的方向进行描述的。作为本专利技术的一个方面，如图2所示，提供一种薄膜晶体管，该薄膜晶体管包括栅极3，其中，所述薄膜晶体管还包括上有源层42、下有源层41、上源极12、下源极11、上漏极22和下漏极21，上有源层42和下有源层41分别位于栅极3的上下两侧，下源极11与下漏极21与下有源层41相连，上源极12和上漏极22与上有源层42相连。在本专利技术所提供的薄膜晶体管相当于两个普通的薄膜晶体管中，即，上源极12、上有源层42、上漏极22和栅极3形成一个薄膜晶体管，下源极11、下有源层41、下漏极21和栅极3形成另一个薄膜晶体管。当本专利技术所提供的薄膜晶体管应用于阵列基板中时，上源极12和下源极11均与阵列基板的数据线相连，上漏极22和下漏极21均与像素电极6相连，通电时，数据线传递的信号可以分别通过上有源层42和下有本文档来自技高网...
【技术保护点】
一种薄膜晶体管，该薄膜晶体管包括栅极，其特征在于，所述薄膜晶体管还包括上有源层、下有源层、上源极、下源极、上漏极和下漏极，所述上有源层和所述下有源层分别位于所述栅极的上下两侧，所述下源极与所述下漏极与所述下有源层相连，所述上源极和所述上漏极与所述上有源层相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：张家祥，郭建，姜晓辉，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。