DSP处理器与外部存储器的数据交互方法、装置及系统制造方法及图纸

本发明专利技术公开了一种DSP处理器与外部存储器的数据交互方法、装置及系统，方法包括：直接存储器访问控制单元配置读通道，利用读通道读取待处理数据，并发送给硬件加速器，以使得DSP处理器对数据进行处理时，源数据乒存储模块将待处理数据搬移到源数据乓存储模块中，同时结果数据乒存储模块将处理后的数据搬移到结果数据乓存储模块中，实现数据处理和数据搬移的并行处理。本发明专利技术实施例中，利用读通道和写通道来分别进行两个方向的数据搬移，使得临时缓存区域和外部存储器之间双方向的数据搬移并行起来，从而提高了数据交互的效率。

【技术实现步骤摘要】
DSP处理器与外部存储器的数据交互方法、装置及系统
本专利技术涉及计算机及通信
，尤其涉及一种DSP处理器与外部存储器的数据交互方法、装置及系统。
技术介绍
目前在数字环路系统DSL芯片(例如ADSL芯片、VDSL芯片)中，数据通路绝大多数都是基于数字信号处理器DSP结合硬件加速逻辑的方式来实现的结构，现有DSP处理器与外部存储器的数据交互系统的结构图如图1所示。数据通路部分主要负责完成信号处理数据通路的功能，即负责完成OFDM系统中数据的编码/解码、调制/解调以及滤波等的物理层处理功能。在DSL的应用中，数据通路处理的数据吞吐量都十分大，并可能需要外部存储器(DDR--DoubleDataRate，双倍速率同步动态随机存储器)存储需要处理的大量数据。这样数据通路内部的DSP处理器就需要从外部存储器DDR读取待处理的业务数据，完成业务数据的处理，然后将结果数据送回外部存储器(DDR)或者送给后续的硬件加速器进行后续的数据处理。DSP处理器的数据处理能力以及与外部存储器DDR交互数据的效率直接决定了芯片处理能力和实现成本。目前DSP处理器与外部存储器DDR交互数据的方式，主要是采用：1.通过直接存储器访问DMA(DirectMemoryAccess)将数据从DDR中搬移到DSP处理器的诊断测试与条件监控器DTCM(DiagnosticTestingandConditionMonitoring)中；2.DSP处理器从诊断测试与条件监控器DTCM中读取数据进行处理，然后将结果数据送回放在诊断测试与条件监控器DTCM中；3.配置直接存储器访问DMA，将数据从诊断测试与条件监控器DTCM中搬移回DDR中；4.重复以上3个步骤直到所有业务数据处理完毕。从上面的过程描述可以看到，现有DSP处理器与外部存储器的数据交互系统的缺点是：将待处理的业务数据其从DDR中搬移到DSP处理器的诊断测试与条件监控器DTCM的搬移过程中，DSP处理器无法对数据进行处理；并且，在DSP处理器对数据进行处理的过程中，诊断测试与条件监控器DTCM被DSP处理器占用，无法继续将数据从DDR中搬移到诊断测试与条件监控器DTCM中，因此降低了DSP处理器与外部存储器的数据交互的效率。
技术实现思路
本专利技术实施例提供一种DSP处理器与外部存储器的数据交互方法、装置及系统，以解决现有技术中DSP处理器与外部存储器的数据交互效率低的问题。为了解决上述技术问题，本专利技术实施例公开了如下技术方案：第一方面，提供一种DSP处理器与外部处理器的数据交互方法，该方法包括：直接存储器访问控制单元配置读通道，利用所述读通道读取外部存储器提供的待处理数据，并将所述待处理数据发送给硬件加速器中划分得到的源数据乒存储模块，以使得当数字信号处理器DSP处理器从所述硬件加速器中划分得到的源数据乓存储模块读取数据并处理时，所述源数据乒存储模块将所述待处理数据搬移到所述源数据乓存储模块中，以及同时所述硬件加速器中划分得到的结果数据乒存储模块将DSP处理器发送的处理后的数据搬移到所述硬件加速器中划分得到的结果数据乓存储模块中，实现数据处理和数据搬移的并行处理；所述直接存储器访问控制单元配置写通道，利用所述写通道接收所述结果数据乓存储模块发送的处理后的数据，并将所述处理后的数据发送给所述外部存储器。在第一方面的第一种可能的实现方式中，所述直接存储器访问控制单元配置读通道和写通道采用的模式为：硬件握手模式。在第一方面的第二种可能的实现方式中，所述方法进一步包括：在读通道和写通道中链表的每个节点搬移完成到跳转下一个节点之间进行流量控制，以实现DSP处理器处理数据时间与数据搬移时间相匹配。第二方面，提供一种DSP处理器与外部处理器的数据交互方法，将硬件加速器划分为源数据乒存储模块、源数据乓存储模块、结果数据乒存储模块和结果数据乓存储模块，该方法包括：所述源数据乒存储模块利用直接存储器访问控制单元预先配置的读通道接收所述直接存储器访问控制单元发送的待处理数据，所述待处理数据为所述直接存储器访问控制单元从外部存储器读取到的数据；所述源数据乓存储模块将数据发送给数字信号处理器DSP处理器，所述结果数据乒存储模块同时接收DSP处理器发送的处理后的数据；所述源数据乒存储模块当DSP处理器对从所述源数据乓存储模块中接收的数据进行处理时，将所述待处理数据搬移到所述源数据乓存储模块中；以及所述结果数据乒存储模块将DSP处理器发送的处理后的数据搬移到所述结果数据乓存储模块中，实现数据处理和数据搬移的并行处理；所述结果数据乓存储模块利用所述直接存储器访问控制单元预先配置的写通道将所述处理后的数据发送给所述直接存储器访问控制单元。在第二方面的第一种可能的实现方式中，该方法进一步包括：所述源数据乒存储模块和所述结果数据乒存储模块同时接收DSP处理器发来的搬移触发消息，所述搬移触发消息为DSP处理器对从所述源数据乓存储模块中接收的数据进行处理时发送的；所述源数据乒存储模块在接收到所述搬移触发消息后，执行所述将所述待处理数据搬移到所述源数据乓存储模块中；所述结果数据乒存储模块在接收到所述搬移触发消息后，执行所述将DSP处理器发送的处理后的数据搬移到所述结果数据乓存储模块中。结合所述第二方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，利用所述直接存储器访问控制单元对预先配置的读通道和写通道中链表的每个节点搬移完成到跳转下一个节点直接进行的流量控制，使得所述源数据乒存储模块将所述待处理数据搬移到所述源数据乓存储模块的过程、所述结果数据乓存储模块将DSP处理器发送的处理后的数据搬移到所述结果数据乓存储模块的过程和DSP处理器的处理过程所需的时间相匹配。在第一方面的第三种可能的实现方式中，所述源数据乓存储模块将数据发送给数字信号处理器DSP处理器，所述结果数据乒存储模块同时接收DSP处理器发送的处理后的数据，具体包括：所述源数据乓存储模块将数据发送并保存到本地快速通道单元，使得DSP处理器从所述本地快速通道单元中连续读取数据；所述结果数据乒存储模块同时接收所述本地快速通道单元发送的处理后的数据，使得DSP处理器对数据处理完成后将所述处理后的数据连续写入所述本地快速通道单元。第三方面，提供一种直接存储器访问控制单元，包括：配置模块，用于配置读通道和写通道；读取模块，用于利用所述配置模块配置的读通道读取外部存储器提供的待处理数据；发送模块，用于将所述读取模块读取的所述待处理数据发送给硬件加速器中划分得到的源数据乒存储模块，以使得当数字信号处理器DSP处理器从所述硬件加速器中划分得到的源数据乓存储模块读取数据并处理时，所述源数据乒存储模块将所述待处理数据搬移到所述源数据乓存储模块中，以及同时所述硬件加速器中划分得到的结果数据乒存储模块将DSP处理器发送的处理后的数据搬移到所述硬件加速器中划分得到的结果数据乓存储模块中，实现数据处理和数据搬移的并行处理；以及将接收模块接收到的处理后的数据发送给所述外部存储器；所述接收模块，用于利用所述配置模块配置的写通道接收所述结果数据乓存储模块发送的处理后的数据。在第三方面的第一种可能的实现方式中，所述配置模块配置读通道和写通道的模式为硬件握手模式。在第三方面的第二种可本文档来自技高网...

【技术保护点】
一种DSP处理器与外部处理器的数据交互方法，其特征在于，包括：直接存储器访问控制单元配置读通道，利用所述读通道读取外部存储器提供的待处理数据，并将所述待处理数据发送给硬件加速器中划分得到的源数据乒存储模块，以使得当数字信号处理器DSP处理器从所述硬件加速器中划分得到的源数据乓存储模块读取数据并处理时，所述源数据乒存储模块将所述待处理数据搬移到所述源数据乓存储模块中，以及同时所述硬件加速器中划分得到的结果数据乒存储模块将DSP处理器发送的处理后的数据搬移到所述硬件加速器中划分得到的结果数据乓存储模块中，实现数据处理和数据搬移的并行处理；所述直接存储器访问控制单元配置写通道，利用所述写通道接收所述结果数据乓存储模块发送的处理后的数据，并将所述处理后的数据发送给所述外部存储器。

【技术特征摘要】
1.一种DSP处理器与外部处理器的数据交互方法，其特征在于，包括：直接存储器访问控制单元配置读通道，利用所述读通道读取外部存储器提供的待处理数据，并将所述待处理数据发送给硬件加速器中划分得到的源数据乒存储模块，以使得当数字信号处理器DSP处理器从所述硬件加速器中划分得到的源数据乓存储模块读取数据并处理时，所述源数据乒存储模块将所述待处理数据搬移到所述源数据乓存储模块中，以及同时所述硬件加速器中划分得到的结果数据乒存储模块将DSP处理器发送的处理后的数据搬移到所述硬件加速器中划分得到的结果数据乓存储模块中，实现数据处理和数据搬移的并行处理；所述直接存储器访问控制单元配置写通道，利用所述写通道接收所述结果数据乓存储模块发送的处理后的数据，并将所述处理后的数据发送给所述外部存储器。2.如权利要求1所述的数据交互方法，其特征在于，所述直接存储器访问控制单元配置读通道和写通道采用的模式为：硬件握手模式。3.如权利要求1所述的数据交互方法，其特征在于，所述方法进一步包括：在读通道和写通道中链表的每个节点搬移完成到跳转下一个节点之间进行流量控制，以实现DSP处理器处理数据时间与数据搬移时间相匹配。4.一种DSP处理器与外部处理器的数据交互方法，其特征在于，将硬件加速器划分为源数据乒存储模块、源数据乓存储模块、结果数据乒存储模块和结果数据乓存储模块，包括：所述源数据乒存储模块利用直接存储器访问控制单元预先配置的读通道接收所述直接存储器访问控制单元发送的待处理数据，所述待处理数据为所述直接存储器访问控制单元从外部存储器读取到的数据；所述源数据乓存储模块将数据发送给数字信号处理器DSP处理器，所述结果数据乒存储模块同时接收DSP处理器发送的处理后的数据；所述源数据乒存储模块当DSP处理器对从所述源数据乓存储模块中接收的数据进行处理时，将所述待处理数据搬移到所述源数据乓存储模块中；以及所述结果数据乒存储模块将DSP处理器发送的处理后的数据搬移到所述结果数据乓存储模块中，实现数据处理和数据搬移的并行处理；所述结果数据乓存储模块利用所述直接存储器访问控制单元预先配置的写通道将所述处理后的数据发送给所述直接存储器访问控制单元。5.如权利要求4所述的数据交互方法，其特征在于，该方法进一步包括：所述源数据乒存储模块和所述结果数据乒存储模块同时接收DSP处理器发来的搬移触发消息，所述搬移触发消息为DSP处理器对从所述源数据乓存储模块中接收的数据进行处理时发送的；所述源数据乒存储模块在接收到所述搬移触发消息后，执行所述将所述待处理数据搬移到所述源数据乓存储模块中；所述结果数据乒存储模块在接收到所述搬移触发消息后，执行所述将DSP处理器发送的处理后的数据搬移到所述结果数据乓存储模块中。6.如权利要求5所述的数据交互方法，其特征在于，利用所述直接存储器访问控制单元对预先配置的读通道和写通道中链表的每个节点搬移完成到跳转下一个节点直接进行的流量控制，使得所述源数据乒存储模块将所述待处理数据搬移到所述源数据乓存储模块的过程、所述结果数据乓存储模块将DSP处理器发送的处理后的数据搬移到所述结果数据乓存储模块的过程和DSP处理器的处理过程所需的时间相匹配。7.如权利要求4所述的数据交互方法，其特征在于，所述源数据乓存储模块将数据发送给数字信号处理器DSP处理器，所述结果数据乒存储模块同时接收DSP处理器发送的处理后的数据，具体包括：所述源数据乓存储模块将数据发送并保存到本地快速通道单元，使得DSP处理器从所述本地快速通道单元中连续读取数据；所述结果数据乒存储模块同时接收所述本地快速通道单元发送的处理后的数据，使得DSP处理器对数据处理完成后将所述处理后的数据连续写入所述本地快速通道单元。8.一种直接存储器访问控制单元，其特征在于，包括：配置模块，用于配置读通道和写通道；读取模块，用于利用所述配置模块配置的读通道读取外部存储器提供的待处理数据；发送模块，用于将所述...

【专利技术属性】
技术研发人员：钟威，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：