一种半导体器件有源区或多晶硅折角处电阻的测量结构及测量方法技术

本发明专利技术公开了一种半导体器件有源区或多晶硅折角处电阻的测量结构，包括：硅基板衬底上生长有与其同型掺杂的有源区或多晶硅，一侧形成有非封闭型多边形组成的折角区域，非封闭型多边形每一边具有n个方块数，所述折角区域一端具有测量端口五，另一端与一直线形区域相接，所述直线形区域具有测量端口一至测量端口四，所述非封闭型多边形的边数为x≥3。本发明专利技术还公开了一种利用上述电阻测量结构测量半导体器件源区或多晶硅折角处电阻的测量方法。本发明专利技术半导体器件有源区或多晶硅折角处电阻的电阻测量结构及测量方法能准确测量半导体器件有源区或多晶硅折角处的电阻。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种半导体器件有源区或多晶硅折角处电阻的测量结构，包括：硅基板衬底上生长有与其同型掺杂的有源区或多晶硅，一侧形成有非封闭型多边形组成的折角区域，非封闭型多边形每一边具有n个方块数，所述折角区域一端具有测量端口五，另一端与一直线形区域相接，所述直线形区域具有测量端口一至测量端口四，所述非封闭型多边形的边数为x≥3。本专利技术还公开了一种利用上述电阻测量结构测量半导体器件源区或多晶硅折角处电阻的测量方法。本专利技术半导体器件有源区或多晶硅折角处电阻的电阻测量结构及测量方法能准确测量半导体器件有源区或多晶硅折角处的电阻。【专利说明】—种半导体器件有源区或多晶硅折角处电阻的测量结构及测量方法
本专利技术涉及半导体制造领域，特别是涉及一种半导体器件有源区或多晶硅折角处电阻的测量结构。本专利技术还涉及一种所述电阻测量结构的测量方法。
技术介绍
传统有源区或多晶硅的电阻监控结构采用两端法连接方式，即如图1所示，在有源区或多晶硅两端用金属铝线将其连接出来，通过测量端口一和二之间加电压测电流方式，可以得出整个结构的电阻，再除以整个结构的方块数(方块数=测试结构的总长度/宽度)，就可以得出有源区和多晶硅的方块电阻。但是在实际电路中有源区或多晶硅实际上是有多个折角的，并非一根单独的直线。此时折角处的电阻值就不是单纯的I个方块数的电阻值。如果用I个方块电阻值计算，当进行电路后期仿真抽取Re (电阻电容)时会和实际不同，给电路与模型匹配带来一定难度。尤其是在射频电路中，要求电阻和电容值更加精准。目前的测试结构中无法准确的监控折角处的电阻值。【专利
技术实现思路
】本专利技术要解决的技术问题是提供一种能测量半导体器件有源区或多晶硅折角处电阻的测量结构。本专利技术还提供了一种所述电阻的测量结构的测量方法。为解决上述技术问题，本专利技术半导体器件有源区或多晶硅折角处电阻的测量结构，包括:娃基板衬底上生长有与其同型掺杂的有源区或生长有多晶娃,一侧形成有非封闭型多边形组成的折角区域，非封闭型多边形每一边具有η个方块数，n ^ 10，所述折角区域一端具有测量端口五，另一端与一直线形区域相接，所述直线形区域具有测量端口一至测量端口四，所述非封闭型多边形的边数为X，χ≥3。其中，所述非封闭型多边形为正多边形。一种利用所述电阻测量结构测量半导体器件源区或多晶硅折角处电阻的测量方法，包括:( I)用卡尔文测电阻方法，测量直线区域测量端口一、测量端口四测得电阻Rla，测量端口一至测量端口四之间共有m个方块数，则直线区域的方块电阻R 口 = Rla/m ;(2)测量测量端口二、测量端口五测得整个电阻测量结构的电阻Rlb ；(3)计算电阻测量结构的方块数为xn+m，χ为多边形的边数，χ≥3 ;(4)电阻测量结构理论电阻为 XR口，则Rlb_ XR口为本电阻测量结构所有折角处的电阻值，则每个折角处电阻值为{ Rlb- X R 口 }/χ-l。本专利技术的电阻测量结构及测量方法能准确测量半导体器件有源区或多晶硅折角处的电阻。【专利附图】【附图说明】下面结合附图与【具体实施方式】对本专利技术作进一步详细的说明:图1是一种传统有源区或多晶硅电阻测试结构。图2是本专利技术电阻测量结构一实施例的示意图。附图标记说明I是有源区或多晶硅2是折角区域3是直线区域 4是测量端口 一5是测量端口二6是测量端口三7是测量端口四8是测量端口五。【具体实施方式】如图2所示,本专利技术测量结构一实施例,包括:硅基板衬底上生长有与其同型掺杂的有源区或多晶硅1，一侧形成有由非封闭型 正方形组成的折角区域2，非封闭型正方形每一边具有n=10个方块数(n为非封闭正方形 的边长/非封闭正方形每边的宽度)，折角区域2—端具有测量端口五8，另一端与一直线形 区域3相接，直线形区域3具有测试测量端口一 4、测量端口二 5、测量端口三6、测量端口四 7 ；测量上述实施例有源区或多晶硅折角处电阻的测量方法，包括:(I)用卡尔文测电阻方法，测量直线区域测量端口一 4、测量端口四7测得电阻 Rla，测量端口一 4、测量端口二 5之间共有m=8个方块数(m=测量端口一 4到测量端口二 5 的长度/直线区域的宽度；本实施例中，KmS 10)，则直线区域的方块电阻Rp= Rla/8 ；(2)测量测量端口二 5、测量端口五8测得整个电阻测量结构的电阻Rlb ；(3)计算电阻测量结构的方块数为xn+m=48，x为多边形的边数，X = 4，n为非封闭 型正方形每一边的方块数，n=10 ；m为直线区域方块数，m=8 ；(4)电阻测量结构理论电阻为48 X R口，则Rlb_48 X Rp为本电阻测量结构所有折角 处的电阻值，则每个折角处电阻值为{ Rlb-48 X R 口 } /4-1。以上通过【具体实施方式】和实施例对本专利技术进行了详细的说明，但这些并非构成对 本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改 进，这些也应视为本专利技术的保护范围。【权利要求】1.一种半导体器件有源区或多晶硅折角处电阻的测量结构，其特征是，包括:硅基板衬底上生长有与其同型掺杂的有源区或生长有多晶硅，一侧形成有非封闭型多边形组成的折角区域，非封闭型多边形每一边具有n个方块数，n ≥ 10，所述折角区域一端具有测量端口五，另一端与一直线形区域相接，所述直线形区域具有测量端口一至测量端口四，所述非封闭型多边形的边数为x，x ≥ 3。2.如权利要求1所述的电阻测量结构，其特征是:所述非封闭型多边形为正多边形。3.一种利用如权利要求1所述电阻测量结构测量半导体器件源区或多晶硅折角处电阻的测量方法，其特征是，包括: (1)用卡尔文测电阻方法，测量直线区域测量端口一、测量端口四测得电阻Rla，测量端口一至测量端口四之间共有m个方块数，则直线区域的方块电阻Rn = Rla/m ； (2)测量测量端口二、测量端口五测得整个电阻测量结构的电阻Rlb; (3)电阻测量结构的方块数为xn+m，x为多边形的边数，x≥3; (4)电阻测量结构理论电阻为XRP，则Rlb- XR口为本电阻测量结构所有折角处的电阻值，则每个折角处电阻值为{ Rlb- X R 口 }/x-l。【文档编号】G01R27/02GK103456717SQ201210170156【公开日】2013年12月18日 申请日期:2012年5月28日 优先权日:2012年5月28日 【专利技术者】苗彬彬, 金锋 申请人:上海华虹Nec电子有限公司本文档来自技高网...

【技术保护点】
一种半导体器件有源区或多晶硅折角处电阻的测量结构，其特征是，包括：硅基板衬底上生长有与其同型掺杂的有源区或生长有多晶硅，一侧形成有非封闭型多边形组成的折角区域，非封闭型多边形每一边具有n个方块数，n≥10，所述折角区域一端具有测量端口五，另一端与一直线形区域相接，所述直线形区域具有测量端口一至测量端口四，所述非封闭型多边形的边数为x，x≥3。

【技术特征摘要】

【专利技术属性】
技术研发人员：苗彬彬，金锋，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：