本发明专利技术一种叠装的集成电路，下外壳（1）基板（E）上设有一组穿过下外壳向外延伸的下引线柱（5），下引线柱（5）在基板（E）上面的连接部分（3）上套接可插装的连接套（12）；上外壳（6）的基板（E）上设有一组向内延伸的上引线柱（7），引线柱（7）插装入连接套（12）内，上外壳（6）与下外壳（1）紧密封接配合形成叠装的集成电路。本发明专利技术的优点在于：可将常规混合集成电路组装密度在现有基础上提高100%；进行叠装的电路可各自独立组装、测试，且装联方式简洁，可方便进行装联-分离-再装联操作，便于对部分电路和整体电路进行测试分析。同时，本发明专利技术直接采用现行成熟可靠的混合集成工艺，即可实现高密度叠层组装。此外，本发明专利技术采用的叠装方法还可实现高可靠气密性封装。
【技术实现步骤摘要】
【专利摘要】本专利技术一种叠装的集成电路，下外壳（1）基板（E）上设有一组穿过下外壳向外延伸的下引线柱（5），下引线柱（5）在基板（E）上面的连接部分（3）上套接可插装的连接套（12）；上外壳（6）的基板（E）上设有一组向内延伸的上引线柱（7），引线柱（7）插装入连接套（12）内，上外壳（6）与下外壳（1）紧密封接配合形成叠装的集成电路。本专利技术的优点在于：可将常规混合集成电路组装密度在现有基础上提高100%；进行叠装的电路可各自独立组装、测试，且装联方式简洁，可方便进行装联-分离-再装联操作，便于对部分电路和整体电路进行测试分析。同时，本专利技术直接采用现行成熟可靠的混合集成工艺，即可实现高密度叠层组装。此外，本专利技术采用的叠装方法还可实现高可靠气密性封装。【专利说明】—种叠装的集成电路
本专利技术涉及集成电路制造领域，尤其涉及混合集成电路中的叠装集成电路。
技术介绍
混合集成电路一种常规组装形式，是先在陶瓷基板表面组装裸芯片、半导体器件及无源元件等，再将基板组装在金属外壳底座上，采用引线键合实现基板与外壳引线柱互连。这种常规组装结构虽然可以有效利用平面空间，但存在的问题是垂直方向的空间未得到充分利用，因此不利于混合集成电路产品集成度进一步明显提高。为了提高混合集成电路产品集成度，当前芯片及板级叠层组装方式主要采用凸点、引线键合实现叠层互连，但被连接部分不能实现完全独立的组装测试，不能实现“多次装联-分离-再装联”无损操作。
技术实现思路
本专利技术的目的就是为了解决混合集成电路常规组装方法不能充分利用垂直空间、不能显著提高产品集成度的问题，通过提供一种新型叠层组装技术方法，以实现混合集成电路的三维垂直组装，明显提高产品的集成度水平。为了实现上述目的，本专利技术采用了如下技术方案:本专利技术的技术方案和主要步骤如下:一种叠装的集成电路，包括:(1)下外壳，下外壳上沿设有下企口，下外壳内设有基板，基板上设有一组穿过下外壳向外延伸的下引线柱，在基板中与引线柱相对应位置设置通孔，通孔周围设置焊盘，使引线柱可穿过通孔，与焊盘之间通过焊接或导电粘接进行电学互连；下引线柱在基板上面设有伸出的连接部分；(2)上外壳，上外壳上沿设有上企口，上外壳内设有基板，基板上设有一组向内延伸的上引线柱，上引线柱另一端穿过上外壳底部，在基板与引线柱对应位置设置通孔，通孔周围设置焊盘，使引线柱可穿过通孔，与焊盘之间通过焊接或导电粘接进行电学互连；(3)设置一组连接套，每个下引线柱的连接部分与相应的连接套一侧连接，每个与下引线柱对应的上引线柱连接于该连接套的另一侧，上外壳的上口与下外壳的下企口紧密配口 ο本专利技术的优点在于:通过采用一种叠层组装方法，一方面，可将常规混合集成电路组装密度在现有基础上提高100%;另一方面，进行叠装的电路可各自独立组装、测试，且装联方式简洁，可方便进行装联-分离-再装联操作，便于对部分电路和整体电路进行测试分析。同时，本专利技术直接采用现行成熟可靠的混合集成工艺，即可实现高密度叠层组装。此外，本专利技术采用的叠装方法还可实现高可靠气密性封装。【专利附图】【附图说明】:图1是本专利技术上外壳的主视图；图2是图1的俯视图；图3是图1的左视图；图4是本专利技术下外壳的主视图；图5图4俯视图；图6图4左视图；图7是本专利技术将上外壳与下外壳插装后形成的叠装集成电路的主视图；图8是图7的左视图。【具体实施方式】:本专利技术提供的一种叠装的集成电路，包括:(I)不锈钢制作的下外壳1，如图1、图2及图3所示，下外壳上沿设有下企口 2，下外壳内设有基板E，基板E与下外壳底面之间设有一层绝缘垫C，基板E上设有一组穿过下外壳向外延伸的下引线柱5，下引线柱5在基板E上面设有伸出的连接部分3，连接部分3上固接可插装的连接套12 (连接套12也可以固接于上引线柱7上)。在基板中与引线柱相对应位置设置有通孔，通孔周围设置焊盘，使向外延伸的引线柱5可穿过通孔，与焊盘之间通过焊接或导电粘接进行电学互连。下引线柱5穿过下外壳的通孔，通孔中设有绝缘封料4。(2)不锈钢制作的上外壳6，如图4、图5及图6所示，上外壳上沿设有上企口 11，上外壳内设有基板E，基板E与上外壳底面之间设有一层绝缘垫C，基板E上设有一组向内延伸的上引线柱7，在基板E与引线柱7对应位置设置通孔8，通孔周围设置焊盘，使引线柱可穿过通孔，与焊盘之间通过焊接或导电粘接进行电学互连，上引线柱7穿过上外壳的通孔，通孔中设有绝缘封料10。(3)如图7、图8所示，在上外壳6中的上电路和上外壳I中的下电路分别完成组装测试后，将上外壳6的引线柱7插装入下外壳I的连接套12内，上外壳6的上口 11与下外壳I的下企口 2紧密配合，以形成本专利技术的叠装的集成电路。在这种状态下，可实现产品的整体(下电路和上电路)测试，必要时可将上外壳拔离下外壳，分别对下电路和上电路进行测试分析，并可再次进行两者的装联。在下电路和上电路完成装联测试后，对整个电路在下电路和上电路台阶接合部进行气密性封装。【权利要求】1.一种叠装的集成电路，包括:(1).下外壳(I)，下外壳上沿设有下企口(2 )，下外壳内设有基板(E)，基板(E)上设有一组穿过下外壳向外延伸的下引线柱(5)，下引线柱(5)在基板(E)上面设有伸出的连接部分(3)；(2).上外壳(6)，上外壳上沿设有上企口(11)，上外壳内设有基板(E)，基板(E)上设有一组向内延伸的上引线柱(7)，上引线柱(7)另一端穿过上外壳底部；(3).设置一组连接套(12)，每个下引线柱(5)的连接部分(3)与相应的连接套(12)—侧连接，每个与下引线柱(5)对应的上引线柱(7)连接于该连接套(12)的另一侧，上外壳(6)的上口(11)与下外壳(I)的下企口(2)紧密配合。【文档编号】H01L25/04GK103441120SQ201310369375【公开日】2013年12月11日 申请日期:2013年8月22日 优先权日:2013年8月22日 【专利技术者】夏俊生, 侯育增, 李波, 李文才 申请人:华东光电集成器件研究所本文档来自技高网...
【技术保护点】
一种叠装的集成电路，包括:（1）.下外壳（1），下外壳上沿设有下企口（2），下外壳内设有基板（E），基板（E）上设有一组穿过下外壳向外延伸的下引线柱（5），下引线柱（5）在基板（E）上面设有伸出的连接部分（3）；（2）.上外壳（6），上外壳上沿设有上企口（11），上外壳内设有基板（E），基板（E）上设有一组向内延伸的上引线柱（7），上引线柱（7）另一端穿过上外壳底部；（3）.设置一组连接套（12），每个下引线柱（5）的连接部分（3）与相应的连接套（12）一侧连接，每个与下引线柱（5）对应的上引线柱（7）连接于该连接套（12）的另一侧，上外壳（6）的上口（11）与下外壳（1）的下企口（2）紧密配合。
【技术特征摘要】
【专利技术属性】
技术研发人员：夏俊生，侯育增，李波，李文才，
申请(专利权)人：华东光电集成器件研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。