半导体集成电路器件的制造方法技术

本发明专利技术涉及一种半导体集成电路器件的制造方法。TSV技术已经作为多个半导体芯片的堆叠技术中的一种而得以普及。但是本发明专利技术人发现当利用所谓的通孔优先工艺、通孔中间工艺、正通孔通孔最后工艺等形成TSV时，可能会发生由后续工艺中的静电击穿导致的诸如栅击穿的缺陷。为了克服上述问题，本发明专利技术提供一种半导体集成电路器件的制造方法，其中通过在半导体衬底中形成孔、在空中形成绝缘构件以及在所得的空中掩埋导电构件且同时利用绝缘构件覆盖除底部之外的孔的部分来形成贯通通孔电极。

【技术实现步骤摘要】
半导体集成电路器件的制造方法相关申请交叉引用将2012年3月26日申请的日本专利申请No.2012-069669的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。
本专利技术涉及一种半导体集成电路器件（或半导体器件）的制造方法，具体地涉及一种在应用于贯通通孔（throughvia）技术，即TSV（ThroughSiliconVia，贯通硅通孔）技术时有效的技术。
技术介绍
日本专利特开No.2009-43779（专利文献1）或与其对应的美国专利No.7932602（专利文献2）公开了一种形成钨基贯穿电极的技术，该钨基贯穿电极穿过已经预先掩埋在硅衬底的表面区中的掩埋氧化硅膜和在掩埋氧化硅膜上的金属前绝缘膜并到达其下表面。该文献中公开的TSV技术属于通孔（via）优先工艺，即在金属前绝缘膜形成之后形成贯通通孔的工艺。日本专利特开No.2010-186870（专利文献3）公开了一种形成贯穿电极的技术，该贯穿电极从硅衬底的背表面侧穿过硅衬底并到达金属焊盘的下表面。该文献中公开的TSV技术属于所谓的“背通孔型通孔最后（backviatypevialast）”工艺。[专利文献][专利文献1]日本专利特开No.2009-43779[专利文献2]美国专利No.7932602[专利文献3]日本专利特开No.2010-186870
技术实现思路
TSV技术常用作堆叠多个半导体芯片等的技术。但是本专利技术人已经说明在使用所谓的通孔优先工艺、通孔中间（viamiddle）工艺、正通孔型通孔最后（frontviatypevialast）工艺等形成TSV时，可能存在由于后续工艺中的静电击穿导致发生诸如栅极击穿的缺陷的可能性。以下将说明用于克服上述问题的手段。从本文的描述和附图将使本专利技术的其他问题和新颖特征变得显而易见。以下将简述本文公开的实施例中的一个典型实施例。以下是本专利技术的一个实施例的概述：在半导体集成电路器件的制造方法中，通过在半导体衬底中形成孔、在孔中形成绝缘构件且随后在孔中埋入导电构件作为贯通通孔电极，且同时以绝缘构件覆盖除孔底部之外的孔来形成贯通通孔电极。以下将简述从本文公开的实施例中的该典型实施例获得的有益效果。可减小诸如栅极击穿的缺陷发生的可能性。附图说明图1是示出用于说明根据本专利技术的第一实施例（包括变型例）的半导体集成电路器件的制造方法的概要（主要是通孔中间工艺）的晶片上的局部区域的俯视图（在完成贯通通孔电极的掩埋和平坦化时）；图2是对应于图1的X-X’截面的晶片的截面图；图3是示出根据本专利技术的第一实施例（包括变型例）的半导体集成电路器件的制造方法中的贯通通孔形成工艺的主要步骤的概要的工艺流程框图；图4是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（在完成掩埋钨插塞时），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图5是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（图案化贯通通孔形成抗蚀膜的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图6是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（形成贯通通孔的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图7是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（形成第一级布线层间绝缘膜和贯通通孔衬里绝缘膜的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图8是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（图案化贯通通孔底部绝缘膜以形成抗蚀膜的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图9是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（移除贯通通孔底部绝缘膜的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图10是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（形成贯通通孔阻挡金属膜的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图11是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（掩埋和平坦化贯通通孔主金属电极的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图12是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（图案化第一级布线沟槽以形成抗蚀膜的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图13是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（形成第一级布线沟槽的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图14是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（形成第一级布线阻挡金属膜的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图15是示出从图2截取的MISFET和贯通通孔的外周处的晶片区域R1的截面示意图（掩埋和平坦化贯通通孔电极的步骤），其用于局部说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中直至完成了通孔填充时的工艺（通孔中间工艺）；图16是示出整个晶片的截面示意图（在完成FEOL步骤时，即对应于图4的附图），其用于整体说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中在完成FEOL步骤之后的工艺；图17是示出整个晶片的截面示意图（第一级掩埋布线形成步骤），其用于整体说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中在完成FEOL步骤之后的工艺；图18是示出整个晶片的截面示意图（在焊盘上的晶片的探针测试步骤），其用于整体说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中在完成FEOL步骤之后的工艺；图19是示出整个晶片的截面示意图（在凸块上的晶片的探针测试步骤），其用于整体说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中在完成FEOL步骤之后的工艺；图20是示出整个晶片的截面示意图（晶片裁边步骤），其用于整体说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中在完成FEOL步骤之后的工艺；图21是示出整个晶片的截面示意图（玻璃支撑板附接步骤），其用于整体说明根据本专利技术的第一实施例的半导体集成电路器件的制造方法中在完成FEOL步骤之后的工艺；图22是示出整个晶片的截面示意图（背面研磨步骤），其用于整体说明根据本专利技术的本文档来自技高网...

【技术保护点】
一种半导体集成电路器件的制造方法，包括步骤：（a）制备具有器件主表面和背表面的半导体晶片；（b）从所述半导体晶片的所述器件主表面至所述半导体晶片的半导体表面区形成多个到达其内部的孔；（c）在所述孔的内表面上形成绝缘膜；以及（d）在步骤（c）之后，在利用所述绝缘膜覆盖所述孔的除所述孔的底部之外的所述内表面的同时，在所述孔中掩埋导电构件，并且由此形成多个贯通通孔电极。

【技术特征摘要】
2012.03.26 JP 2012-0696691.一种半导体集成电路器件的制造方法，包括步骤：(a)制备具有器件主表面和背表面的半导体晶片；(b)从所述半导体晶片的所述器件主表面至所述半导体晶片的半导体表面区形成多个到达其内部的孔；(c)在所述孔的内表面上形成绝缘膜；(d)在步骤(c)之后，从所述孔的底部除去所述绝缘膜，并且在利用所述绝缘膜覆盖所述孔的除所述孔的底部之外的所述内表面的情况下，在所述孔中掩埋导电构件，并且由此形成多个贯通通孔电极；以及(e)在步骤(d)之后但在晶片工艺期间，对所述晶片的所述器件主表面照射电子束以测试所述贯通通孔电极的导电状态。2.根据权利要求1所述的半导体集成电路器件的制造方法，还包括步骤：在所述晶片工艺中，将至少一个所述贯通通孔电极电耦合至栅电极。3.根据权利要求2所述的半导体集成电路器件的制造方法，其中，利用通孔中间工艺形成所述贯通通孔电极。4.根据权利要求3所述的半导体集成电路器件的制造方法，其中，在形成第一级布线的步骤中但在不同于掩埋所述第一级布线的时刻掩埋所述贯通通孔电极。5.根据权利要求3所述的半导体集成电路器件的制造方法，其中，与第一级布线的掩埋同时地掩埋所述贯通通孔电极。6.根据权利要求2所述的半导体集成电路器件的制造方法，其中，利用通孔最后工艺形成所述贯通通孔电极。7.根据权利要求6所述的半导体集成电路器件的制造方法，其中，在形成除焊盘层之外的最上级布线的步骤期间形成所述贯通通孔电极。8.根据权利要求7所述的半导体集成电路器件的制造方法，其中，至少一个所述贯通通孔电极通过属于所述焊盘层的布线电耦合至焊盘。9...

【专利技术属性】
技术研发人员：武田康裕，组桥孝生，柳田博史，竹内隆，松田安司，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：