本公开涉及包括NEMS/MEMS机械及关联电路的器件。该电路包括至少一个用来(i)驱动NEMS/MEMS机械和/或(ii)接收NEMS/MEMS机械运行反馈的晶体管，优选为JFET。晶体管（如JFET）和NEMS/MEMS机械被单片集成以增强信号转换和处理。由于混合集成减小寄生和失配，单片集成优选采用混合集成（如使用引线键合、倒装芯片接触键合等）。在一例中，JFET被直接集成到MEMS机械中，即以SOI?MEMS悬臂梁的形式，形成传感与电子集成之间紧凑的集成。当连接到JFET的悬臂梁被静电驱动时；其运动直接影响JFET中流过单片集成导电路径（例如线径、通孔等）的电流。在一例中，根据本发明专利技术的器件实现在2μm厚SOI交叉梁中，其具有MoSi2接触金属化以最小化应力并形成欧姆接触。在该例中，MEMS悬臂梁的吸引电压是21V，JFET的夹断电压是–19V。
【技术实现步骤摘要】
【国外来华专利技术】用于电且机械连接的单片集成晶体管和MEMS/NEMS器件的结构和方法相关申请数据本申请主张2010年12月1日提交、申请号为61/418467的美国临时专利申请的优先权；所有与上述专利有关的文档都整体地在此引用以供参考。联邦资助的研究或开发根据由NSF授予的基金No.DMR0520404，美国政府在本专利技术中具有一定的权利。
本专利技术涉及JFET，具体地，涉及被设计成适用于有助于控制NEMS/MEMS级机械(这里被称为“NEMS/MEMS机械”，还参见定义部分中的“NEMS/MEMS级”)的JFET。本专利技术还涉及到包括NEMS/MEMS机械和至少某些用于控制NEMS/MEMS机械运行的电路的器件(参见定义一节)。NEMS/MEMS机械硬件组和至少一部分它的控制电路(例如，JFET)的这些组合有时在此被称为“NEMS/MEMS器件”。
技术介绍
如图1所示，传统的SOI-NEMS/MEMS器件(参见定义节中的SOI的定义)100包括：电子芯片102，其主要包含互补金属氧化物(“CMOS”)半导体晶体管，但通常还包括有源电子晶体管；键合的传导路径112；和NEMS/MEMS芯片113。电子芯片102包括：接触焊盘104、110；解调器/滤波器/预放大器/基准模块106；和放大器108。NEMS/MEMS芯片113包括；机械弹簧和质量块114；通常被使用于静电驱动的梳指116；固定锚118；检测质量块119；和接触焊盘120。子组件114(包括检测质量块119)沿箭头D1和D2指示的方向移动：以便(i)生成电信号；和/或(ii)响应电信号。这类传统的NEMS/MEMS器件是许多商业化产品和/或所提出的产品的一部分，诸如加速度计、陀螺仪、电子开关、谐振器、定时器装置、光学开关、光栅和微流体装置。许多商业化的NEMS/MEMS器件使用较厚的悬空部件制成，以便得到较大的质量和较大的传感电容值。这已经通过使用SOI晶片并且然后使用DRIE处理技术来蚀刻它们来得到。即使不用SOI基片，而是通过使用诸如SCREAM那样的处理，高深宽比的NEMS/MEMS也是商业上可行的。有两种主要结构体系用于电连接NEMS/MEMS机械与与它相关的晶体管(例如，场效应晶体管或“FET”，其用于感测运动特性(参见定义一节))。这两种用于电连接晶体管与NEMS/MEMS机械的主要结构体系如下：(i)将NEMS/MEMS机械和晶体管分别放置在两个不同的芯片衬底上，并且通过具有“导体键合”(参见定义一节)的导电路径来电连接它们；和(ii)将NEMS/MEMS机械和晶体管放置在同一芯片上，这样，NEMS/MEMS机械和晶体管仅通过使用非键合的导电路径而互相电连接。结构体系(i)有时在这里被称为“混合技术”(或“混合结构”)。结构体系(ii)有时在这里被称为“单片集成”。混合技术被显示于图1，其中集成电路和NEMS和/或MEMS机械部件被独立地制作，并且通常地被引线键合或被倒装芯片键合在一起。大多数商业化的MEMS传感器解决方案使用混合集成处理，以用于电连接和信号调节。混合技术常常被证明为一种减少CMOS与NEMS/MEMS集成复杂度的有效方法。利用高度复杂的电子技术，诸如多级互连的现有水平的CMOS技术，进行的单片集成可能是昂贵的。这是因为，相比于对于传感器信号调节所需要的晶体管来说，NEMS/MEMS部件常常占用大得多的芯片面积。因此，购买单独的晶体管信号调节芯片，并把它连接到单独的低复杂性NEMS/MEMS芯片上常常是低成本的。虽然混合技术提供了集成电路和NEMS制作处理流程的独立地最优化的优点，但是传统上认为用于组装和封装的成本可能会大于单片集成的成本。以前，各种不同的研究小组将MOSFET集成到NEMS/MEMS器件中以用于信号转换。焦点通常是在与CMOS晶体管的单片集成，假设人们可以将传统的现有水平超微CMOS技术与NEMS/MEMS处理集成在一起。由于为得到有效的信号调节所需要的晶体管的数目，在NEMS/MEMS制作流程内共同集成晶体管可以使得NEMS/MEMS的成本/性能比最优化。最近的工作集中在将MOS结构集成在NEMS/MEMS内，部分归因于MOS晶体管中的直流功耗可以很低的事实，这是由于MOS晶体管具有高Ion/Ioff比值和非常低的栅极泄漏电流。然而，由于沿氧化层-硅界面的载流子含有噪声的导通，MOS器件受困于较高的输入参考噪声。广泛认为，对于MOS晶体管，其闪烁噪声不如JFET或结型场效应晶体管，其也称为结型栅极场效应晶体管。包括NEMS/MEMS机械和相关联的JFET形式的晶体管的NEMS/MEMS器件，在美国专利7,205,173(“Brunson”)中被公开。在“Brunson”中，NEMS/MEMS器件的JFET部分采用了“阱”的形式，也就是说，创建“Brunson”JFET的组成区域的掺杂是通过将掺杂剂扩散到晶片厚度(也就是，沿基本上垂直于通过其发生扩散的半导体层主表面的方向)来实现的。在173“Brunson”中，形成“Brunson”JFET的掺杂阱始终并不延伸穿过它们的半导体层的厚度(也就是，该阱始终没有从半导体的一个主表面延伸到相反的主表面)。考虑到“Brunson”中阱结构的几何形状，沟道导电性被耗尽区域挤压(有时被夹断)，该耗尽区域沿半导体层的厚度方向扩展以控制导通。在“Brunson”中，NEMS/MEMS被与JFET晶体管单片地集成，但在晶体管与NEMS/MEMS之间的连接纯粹是电性的。NEMS/MEMS的输出，其是容性输出，被连接到晶体管的栅极。下面公布的文档也可能包含有有帮助的背景信息：(i)Oilier，E.，Duraffourg，L.，Colinet，E.，Durand，C.Durand，C.Renaud，D.，Royet，A.，Renaux，P.Casset，F.，Robert，P.，“LateralMOSFETTransistorWithMovableGateforNEMSDevicesCompatibleWith“In-IC”Integration，”Nano/MicroEngineeredandMolecularSystems，2008，NEMS2008，3rdIEEEinternationalConference第764-769页，2008年1月6日至9日，http：//ieeexplore.ieee.org/stamp/stamp.jsp？tp＝arnumber＝4484439&isnumber＝4484266；(ii)美国专利第6,531,331号(“Bennett”)；(iii)美国专利第7,615,788号(“Komegay”)；(iv)美国专利第8,012,785号(“Liang”)；(v)美国专利第7,989,889号(“Kerr”)；(vi)美国专利公开第2011/0101475号(“Parpia”)；(vii)美国专利公开第2010/0263997号(“Hilgers”)；(viii)美国专利公开第2011/0068374号(“Tan”)；(ix)美国专利第7,759,924号(“Shekhawat”)；(x)美国专利第7,868,403号本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.12.01 US 61/418,4671.一种包括集成的NEMS/MEMS机械和JFET结构的器件，包括：第一绝缘层，其限定：(i)所述器件的主平面；和(ii)在所述主平面上的任何给定点处垂直于所述主平面的横向方向；以及第一半导体层；其中：所述第一半导体层和所述第一绝缘层被单片地集成为堆叠结构；所述堆叠结构包括第一NEMS/MEMS区域；所述堆叠结构的所述第一NEMS/MEMS区域被构建、连接、定尺寸、成形和/或放置成第一NEMS/MEMS机械运行，所述第一NEMS/MEMS机械包括第一移动部件；所述半导体层包括第一主表面和第二主表面，其在横向方向上间隔开；所述第一半导体层包括第一JFET结构；所述第一JFET结构包括：以下的JFET区域：源极区域、漏极区域、第一栅极区域和导电沟道区域；所述第一JFET的这些JFET区域整体延伸穿过所述第一半导体层的横向尺度；x型是第一掺杂类型(p或n型)；y型是第二掺杂类型(p或n型)；所述第一JFET结构的导电沟道区域被x型掺杂并且所述第一栅极被y型掺杂到一定程度，以使得在所述器件运行期间：(i)所述第一JFET结构的所述导电沟道将形成耗尽部分和未耗尽部分；以及(ii)所述耗尽部分，如由运行条件所确定地，将夹断所述第一JFET结构的所述导电沟道；所述第一JFET被电连接到所述第一NEMS/MEMS机械；所述绝缘层是电绝缘的，以使得在所述器件运行期间在所述绝缘层中没有电流流动。2.根据权利要求1所述的器件，其中：所述第一半导体层还包括：y型掺杂的第二栅极区域；所述第一栅极区域被定尺寸、成形和/或放置为相对于所述第二栅极区域；以及所述导电沟道位于所述第一栅极区域与所述第二栅极区域之间。3.根据权利要求2所述的器件，其中y型是p型掺杂而x型是n型掺杂。4.根据权利要求2所述的器件，其中y型是n型掺杂而x型是p型掺杂。5.根据权利要求1所述的器件，其中y型是p型掺杂而x型是n型掺杂。6.根据权利要求2所述的器件，还包括放大器，其中第一JFET组成放大器的至少一部分。7.根据权利要求6所述的器件，其中所述第一移动部件包括悬臂梁构件。8.根据权利要求7所述的器件，其中浮动电位部分位于所述悬臂梁构件中。9.根据权利要求7所述的器件，其中浮动电位部分位于第一NEMS/MEMS机械中，但位于所述第一移动部件外面。10.根据权利要求1所述的器件，其中：所述堆叠结构还包括第二NEMS/MEMS区域；所述堆叠结构的第二NEMS/MEMS区域被构建、连接、定尺寸、成形和/或放置成第二NEMS/MEMS机械运行，其中所述第二NEMS/MEMS机械包括第一移动部件；所述第一半导体层包括第二JFET结构，其每个区域延伸穿过所述第一半导体层的整个横截面方向，从与所述绝缘层相邻的所述第一半导体层的所述主表面到所述第一半导体层的对面的主表面；所述第二JFE...
【专利技术属性】
技术研发人员：A·拉尔，K·阿姆庞萨，
申请(专利权)人：康奈尔大学，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。