用于开关电源的瞬态响应增强控制电路制造技术

本发明专利技术涉及开关电源技术。本发明专利技术公开了一种用于开关电源的瞬态响应增强控制电路，本发明专利技术的技术方案为，用于开关电源的瞬态响应增强控制电路，包括分频器模块、存储器模块、比较器模块；所述分频器模块与开关电源高端功率管的驱动信号连接，用于根据该驱动信号产生控制信号对所述存储器模块进行控制；所述存储器模块与反馈电流连接，在所述控制信号控制下对上一个周期反馈电流的最大值进行采集和存储；所述比较器模块与存储器模块连接，将反馈电压的瞬时值与所述最大值进行比较，当反馈电压的瞬时值大于最大值时，所述比较器模块输出信号翻转，关断开关电源高端功率管。本发明专利技术有效解决了开关电源由重载跳变为轻载时瞬态响应差的缺点。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及开关电源技术。本专利技术公开了一种用于开关电源的瞬态响应增强控制电路，本专利技术的技术方案为，用于开关电源的瞬态响应增强控制电路，包括分频器模块、存储器模块、比较器模块；所述分频器模块与开关电源高端功率管的驱动信号连接，用于根据该驱动信号产生控制信号对所述存储器模块进行控制；所述存储器模块与反馈电流连接，在所述控制信号控制下对上一个周期反馈电流的最大值进行采集和存储；所述比较器模块与存储器模块连接，将反馈电压的瞬时值与所述最大值进行比较，当反馈电压的瞬时值大于最大值时，所述比较器模块输出信号翻转，关断开关电源高端功率管。本专利技术有效解决了开关电源由重载跳变为轻载时瞬态响应差的缺点。【专利说明】用于开关电源的瞬态响应增强控制电路
本专利技术涉及开关电源技术，具体涉及一种适用于开关电源的瞬态响应增强控制电路。
技术介绍
DC-DC (直流-直流)开关变换器以其高效节能的优点被广泛应用于便携式电子设备中，目前一般采用电压模、电流模和基于输出纹波控制等方式进行控制，而COT(恒定导通时间)控制模式作为基于纹波控制的一个分支，在近年来以其控制环路结构简单，系统响应速度快等优点而被广泛应用。同时为了保证开关频率恒定，以优化EMI噪声，目前一些改进的ACOT (自适应导通时间)控制模式被提出。其通常将恒定导通时间设定为反比于输入电压，或正比于输出电压。但当负载电流由重载跳变到轻载时，由于COT控制的导通时间固定或者与输出电压成正比，输出电压会瞬间升高，此时恒定导通时间随之增大，导致瞬态响应恶化。开关电源的基本结构如图1所示，包括逻辑控制模块CT、稳压模块LD0、功率管栅驱动模块HD和LD、高端 功率管MHS、低端功率管MLS，由NMOS管Ml、二极管D2和自举电容C2构成的自举电路等。逻辑控制模块CT输出高低端功率管栅驱动控制逻辑信号HS、LS经过驱动模块处理后产生栅驱动信号HS和LS以驱动功率管做出相应动作，当HS有效，LS无效时，高端功率管MHS导通，低端功率管MLS关断，电源向电感L充电，同时电感电流流向输出电容C0UT，使得输出电压VOUT产生跟随电感电流上升的纹波；反之，当HS无效，LS有效时，高端功率管MHS关断，低端功率管MLS开启，低端功率管MLS的寄生体二极管开启为电感L进行续流，电流逐渐下降，相应的输出电压产生跟随电感电流出现向下的纹波。这一过程中，反馈电压VFB和反馈电流IS均能反映VOUT的纹波信息(通常IS反映的是采样电流交流量)。其中，NMOS管Ml、二极管D2和自举电容C2构成自举电路，为高端功率管MHS的开启和关断提供浮动驱动电源轨(即BST和SW之间的电压)。目前针对COT控制模式的研究重点大多集中于稳定性研究，例如文献“A ConstantFrequency Output-Ripple-Voltage-Based Without Using Large ESR Capacitorly YuanYen Mai and Philip Κ.T.Mok中仅优化了输出电容ESR较小时的稳定性问题，没有提到上述瞬态响应差的问题，优化恒定频率COT控制模式开关电源瞬态响应问题的研究较为鲜见。
技术实现思路
本专利技术的目的是提供一种用于开关电源的瞬态响应增强控制电路，解决现有开关电源瞬态响应差的问题。本专利技术的技术方案为，用于开关电源的瞬态响应增强控制电路，包括分频器模块、存储器模块、比较器模块；所述分频器模块与开关电源高端功率管的驱动信号连接，用于根据该驱动信号产生控制信号对所述存储器模块进行控制；所述存储器模块与反馈电流连接，在所述控制信号控制下对上ー个周期反馈电流的最大值进行采集和存储；所述比较器模块与存储器模块连接，将反馈电压的瞬时值与所述最大值进行比较，当反馈电压的瞬时值大于最大值时，所述比较器模块输出信号翻转，关断开关电源高端功率管；其特征在于，所述存储器模块包括NMOS管:MN0、MN1，PMOS管:MP0?MP9，电容:CD2、CS，运算放大器:A0,电阻:R1、R2，反相器:INV4、INV5、INV6、INV7 ;PM0S 管 MP1、MP2、MP5、MP6、MP9的源端均与电源VDD相连接；PM0S管MPl的栅端与其漏端、PMOS管MP2的栅端以及PMOS管MP3的源端相连接；PM0S管MP3的栅端与其漏端、PMOS管MP4的栅端以及NMOS管MNl的漏端相连接；PM0S管MP2的漏端与PMOS管MP4的源端相连接；PM0S管MP4的漏端与PMOS管MP7的漏端、PMOS管MPO的源端、NMOS管MNO的漏端以及电阻R2的一端相连接；NM0S管匪I的栅端与运算放大器AO的输出端相连接，其源端与运算放大器AO的负向输入端以及电阻Rl的一端相连接；运算放大器AO的正向输入端与基准电压VREF相连接；PM0S管MP6的栅端和漏端、PMOS管MP5的栅端以及PMOS管MP9的漏端均与PMOS管MP8的源端相连接；PM0S管MP8的栅端和漏端、PMOS管MP7的栅端均与IS相连接；PM0S管MP5的漏端与PMOS管MP7的源端相连接；NM0S管MNO的栅端、反相器INV4的输入端均与控制信号CTRL相连接；PM0S管MPO的栅端、反相器INV5的输入端均与反相器INV4的输出端相连接；反相器INV6的输入端与反相器INV5的输出端相连接，其输出端与反相器INV7的输入端、电容CD2相连接；反相器INV7的输出端与PMOS管MP9的栅端相连接；PM0S管MPO的漏端、NMOS管MNO的源端以及电容CS的一端均与输出信号VOHmax相连接；电阻Rl、R2和电容⑶2、CS的另一端均与地电位VSS相连接。所述控制信号为ー对反相信号。所述分频器模块具有竞争抑制机制，用于避免出现竞争冒险。所述分频器模块包括电平移位単元、D型触发器、与非门和3只反相器。所述比较器模块包括一个比较器和ー个与非门。本专利技术的有益效果是，有效解决了传统COT控制模式开关电源由重载跳变为轻载时瞬态响应差的缺点，明显缩短了输出电压恢复时间，减小了过充电压从而实现了良好的瞬态响应特性。本专利技术采用电流采样模式，具有负载响应快等优点，能够有效改善开关电源在重载跳变为轻载时的瞬态响应特性。【专利附图】【附图说明】图1是现有技术开关电源结构不意图；图2是本专利技术结构示意图；图3是实施例的分频器模块结构示意图；图4是实施例的存储器模块结构示意图；图5是实施例的比较器模块结构示意图；图6是现有技术开关电源输出电压波形示意图；图7是采用本专利技术控制电路的开关电源输出电压波形示意图。其中:MN0、MN1、M1为 NMOS 管；ΜΡ0 ?MP9 为 PMOS 管；CD1、CD2、CS、C0UT、Cl、C2、C3为电容；L为电感；D1、D2为二极管；A0为运算放大器；R1、R2为电阻；INV1?INV7为反相器；NAND1、NAND2为与非门；C0M为比较器；DFF为D型触发器；FD为分频器模块；FS为存储器模块；C0MP为比较器模块；LeVel_d0Wn为电平移位单元；CT为逻辑控制模块；LD0为稳压模块;HD、LD为功率管栅驱动模块;MHS为高端功率管;MLS为低端功率管；HS为高端功率管MHS的栅驱动信号；LS为低端功本文档来自技高网...

【技术保护点】
用于开关电源的瞬态响应增强控制电路，包括分频器模块、存储器模块、比较器模块；所述分频器模块与开关电源高端功率管的驱动信号连接，用于根据该驱动信号产生控制信号对所述存储器模块进行控制；所述存储器模块与反馈电流连接，在所述控制信号控制下对上一个周期反馈电流的最大值进行采集和存储；所述比较器模块与存储器模块连接，将反馈电压的瞬时值与所述最大值进行比较，当反馈电压的瞬时值大于最大值时，所述比较器模块输出信号翻转，关断开关电源高端功率管；其特征在于，所述存储器模块包括NMOS管：MN0、MN1，PMOS管：MP0～MP9，电容：CD2、CS，运算放大器：A0，电阻：R1、R2，反相器：INV4、INV5、INV6、INV7；PMOS管MP1、MP2、MP5、MP6、MP9的源端均与电源VDD相连接；PMOS管MP1的栅端与其漏端、PMOS管MP2的栅端以及PMOS管MP3的源端相连接；PMOS管MP3的栅端与其漏端、PMOS管MP4的栅端以及NMOS管MN1的漏端相连接；PMOS管MP2的漏端与PMOS管MP4的源端相连接；PMOS管MP4的漏端与PMOS管MP7的漏端、PMOS管MP0的源端、NMOS管MN0的漏端以及电阻R2的一端相连接；NMOS管MN1的栅端与运算放大器A0的输出端相连接，其源端与运算放大器A0的负向输入端以及电阻R1的一端相连接；运算放大器A0的正向输入端与基准电压VREF相连接；PMOS管MP6的栅端和漏端、PMOS管MP5的栅端以及PMOS管MP9的漏端均与PMOS管MP8的源端相连接；PMOS管MP8的栅端和漏端、PMOS管MP7的栅端均与IS相连接；PMOS管MP5的漏端与PMOS管MP7的源端相连接；NMOS管MN0的栅端、反相器INV4的输入端均与控制信号CTRL相连接；PMOS管MP0的栅端、反相器INV5的输入端均与反相器INV4的输出端相连接；反相器INV6的输入端与反相器INV5的输出端相连接，其输出端与反相器INV7的输入端、电容CD2相连接；反相器INV7的输出端与PMOS管MP9的栅端相连接；PMOS管MP0的漏端、NMOS管MN0的源端以及电容CS的一端均与输出信号VOHmax相连接；电阻R1、R2和电容CD2、CS的另一端均与地电位VSS相连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：周泽坤，刘德尚，朱世鸿，许天辉，段茂平，黄建刚，石跃，明鑫，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：