半导体存储器件及其操作方法、存储器系统技术方案

一种半导体存储器件、存储器系统、以及一种操作半导体存储器件的方法，该半导体存储器件包括：存储单元阵列、刷新控制电路、地址计数器和地址转换器。存储单元阵列包括多个存储单元。刷新控制电路被配置为接收刷新命令并在一个刷新周期期间输出m个刷新控制信号以便刷新该半导体存储器件的所有存储单元。地址计数器被配置为响应于m个刷新控制信号产生用于刷新存储单元的计数信号。地址转换器被配置为接收计数信号并且通过响应于周期选择信号转换计数信号来输出刷新地址。地址转换器被配置为输出刷新地址，使得在一个刷新周期期间的m个刷新控制信号的数量是可变的。

【技术实现步骤摘要】
半导体存储器件及其操作方法、存储器系统对相关申请的交叉引用本申请要求2012年5月17日向韩国知识产权局提交的韩国专利申请No.10-2012-0052593的优先权，通过引用将其全部内容并入于此。
各个示例实施例涉及一种半导体存储器件，并且更具体地涉及一种控制刷新周期的半导体存储器件、存储器系统、以及一种操作半导体存储器件的方法。
技术介绍
广泛用于高性能电子系统中的半导体器件的容量和速度持续增加。动态随机存取存储器（DRAM）（即，半导体器件的示例）是易失性存储器，其中通过电容器中存储的电荷来表示数据。由于电容器中存储的电荷随着时间泄漏，因此DRAM存储单元具有有限数据保持特性。周期性地执行刷新操作以便维持在DRAM的存储单元中存储的数据。通常基于设计规范来确定刷新周期的定时，其中对于所有存储单元应用具有统一值的刷新周期。然而，由于工艺技术的难度级别根据连续DRAM工艺规模而增加，DRAM器件上处理的统一性劣化，这可能造成制造产量劣化。
技术实现思路
本公开提供了一种半导体存储器件、存储器系统、以及操作半导体存储器件的方法，其中通过执行适于存储单元的数据保持特性的刷新操作来降低产量劣化。本公开还提供了一种半导体存储器件、存储器系统、以及操作半导体存储器件的方法，其中可以降低根据刷新操作的功率消耗，并且可以通过根据存储单元的数据保持特性来调节刷新周期而稳定地维持数据。根据一个实施例，提供了一种半导体存储器件，包括：存储单元阵列、刷新控制电路、地址计数器和地址转换器。存储单元阵列包括多个存储单元。刷新控制电路被配置为接收刷新命令并在一个刷新周期期间输出m个刷新控制信号以便刷新该半导体存储器件的所有存储单元。地址计数器被配置为响应于m个刷新控制信号而产生用于刷新存储单元的计数信号。地址转换器被配置为接收计数信号并且通过响应于周期选择信号而转换计数信号来输出刷新地址。地址转换器被配置为输出刷新地址，使得在一个刷新周期期间的m个刷新控制信号的数量是可变的。根据一个实施例，提供了一种包括存储单元阵列的半导体存储器件的方法。该方法包括：响应于外部刷新命令进入刷新模式；对于存储单元阵列的所有存储单元，在一个刷新周期期间响应于m个刷新控制信号来产生刷新地址；并且在一个刷新周期期间响应于刷新地址来周期性地刷新存储单元阵列的第一数量的存储单元。在一个刷新周期期间要刷新的存储单元的第一数量是可变的。根据一个实施例，提供了一种包括存储单元阵列、命令译码器和刷新控制电路的半导体存储器件。该存储单元阵列包括多个存储单元。该命令译码器被配置为基于外部命令产生内部刷新命令。该刷新控制电路被配置为接收该内部刷新命令并在一个刷新周期期间输出m个刷新控制信号，以便刷新半导体存储器件的所有存储单元。一个刷新控制信号要刷新的存储单元的数量是可变的。附图说明在下面结合附图的具体描述中，示例实施例将变得更容易被理解，在附图中：图1是根据一些实施例的半导体存储器件的框图；图2A到图2C是根据实施例的每个描述一个刷新控制信号所刷新的存储单元的数量的图；图3是根据实施例的图1的地址转换器的框图；图4是根据实施例的图3的地址转换器的框图；图5是描述根据实施例的在一个刷新周期中刷新的存储单元的顺序的框图；图6是图示根据实施例的操作半导体存储器件的方法的流程图；图7A和图7B是根据实施例的图1的周期信息存储电路的框图；图8是描述根据实施例的使用半导体存储器件的温度信息的地址转换操作的框图；图9A和图9B是描述根据实施例的半导体存储器件的框图；图10是根据实施例的半导体存储器件的框图；图11是根据实施例的存储器模块和存储器系统的框图；图12是根据实施例的向其安装了半导体存储器件的计算系统的框图；以及图13是根据实施例的半导体存储器件的结构图。具体实施方式下文中，将参考附图具体描述示例实施例，参考附图以便获得对示例实施例的充分理解。如这里使用的，术语“和/或”包括关联列出项目中一个或多个的任何和所有组合。将理解，尽管这里可以使用术语“第一”、“第二”等来描述各种元素、组件、区域、层和/或部分，但是这些元素、组件、区域、层和/或部分不应受到这些术语的限制。除非另有指示，否则这些术语仅仅被用来将一个元素、组件、区域、层或部分与另一元素、组件、区域、层或部分区分开。因此，下面讨论的第一元素、组件、区域、层或部分可以被称为第二元素、组件、区域、层或部分，而没有偏离本公开的教导。这里使用的术语仅仅用于描述特定实施例，而不意图作为对本公开的限制。如这里所使用的，单数形式“一”、“一个”和“该”同样意图包括复数形式，除非上下文清楚地指示不包括复数形式。还将理解，当在该说明书中使用术语“包括”和/或“包含”时，这样的术语规定出现所叙述的特征、整数、步骤、操作、元素、组件和/或其编组，但是不排除出现或增加一个或多个其它特征、整数、步骤、操作、元素、组件和/或其编组。除非另有定义，否则这里使用的所有术语（包括技术术语和科学术语）具有与本专利技术所属
的技术人员通常理解的含义相同的含义。还将理解，诸如在公用字典中定义的那些术语应当被解释为具有与其在相关领域和该说明书的背景下的含义相同的含义，并且将不被解释为理想化的或过于形式的含义，除非在这里明确地定义应被这样解释。除非这里按照特定顺序明确定义，否则在本公开中描述的各个步骤可以按照其它顺序执行。也就是说，可以按照特定顺序、基本上同时、或者按照相反顺序执行各个步骤。下文中，将参考附图具体描述示例实施例。使用刷新系统，以便将数据维持在动态随机存取存储器（DRAM）中。刷新操作的示例包括响应于接收到外部刷新命令或外部刷新地址而执行的常规刷新操作、以及内部地产生刷新地址的自动刷新或自刷新操作。图1是根据一些实施例的半导体存储器件1000的框图。如图1所示，半导体存储器件1000可以包括：包括多个存储单元的存储单元阵列1110、驱动存储单元阵列1110的行（例如，字线WL）的行译码器1120、驱动存储单元阵列1110的列（例如列选择线CSL）的列译码器1130、以及读出并放大数据的读出放大器1140。而且，半导体存储器件1000可以包括命令译码器1200、刷新控制电路1300、地址计数器1400和地址选择器1600作为外围电路，以访问存储单元阵列1110和/或执行刷新操作。半导体存储器件1000可以是单片集成电路，诸如半导体芯片。替换地，半导体存储器件1000可以包括半导体封装中的一组芯片，诸如一堆半导体存储器芯片。在该替换例中，每个芯片可以形成存储单元阵列1110的一部分。主半导体芯片可以包括这里描述的在图1所示的半导体存储器件1000外部的、用于访问和/或刷新存储单元阵列1110的一些电路或所有电路。半导体存储器件1000的电路还可以包括：地址转换器1500，用于接收地址计数器1400所产生的计数信号Add_cnt，并且通过转换计数信号Add_cnt的至少一个比特来输出刷新地址Add_Ref；周期信息存储电路1700，用于根据与刷新周期（refreshcycle）相关的输入INPUT来存储刷新周期信息；以及周期选择器1800，用于响应于存储在周期信息存储电路1700中的刷新周期信息来输出周期选择信号Ctrl。命令译码器1200本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：存储单元阵列，包括多个存储单元；刷新控制电路，被配置为接收刷新命令并在一个刷新周期期间输出m个刷新控制信号以便刷新该半导体存储器件的所有存储单元，m为大于1的自然数；地址计数器，被配置为响应于m个刷新控制信号产生用于刷新存储单元的计数信号；以及地址转换器，被配置为接收计数信号并且通过响应于周期选择信号转换计数信号来输出刷新地址，其中，地址转换器被配置为输出刷新地址，使得在一个刷新周期期间的m个刷新控制信号的数量是可变的。

【技术特征摘要】
2012.05.17 KR 10-2012-00525931.一种半导体存储器件，包括：存储单元阵列，包括多个存储单元；刷新控制电路，被配置为接收刷新命令并在一个刷新周期期间输出m个刷新控制信号以便刷新该半导体存储器件的所有存储单元，m为大于1的自然数；地址计数器，被配置为响应于m个刷新控制信号产生用于刷新存储单元的计数信号；以及地址转换器，被配置为接收计数信号并且通过响应于周期选择信号转换计数信号来输出刷新地址，其中，地址转换器被配置为输出刷新地址，使得在一个刷新周期期间的m个刷新控制信号的数量是可变的。2.如权利要求1所述的半导体存储器件，其中，第一刷新控制信号要刷新的存储单元的数量大于第二刷新控制信号要刷新的存储单元的数量的2n倍，n为大于0的整数。3.如权利要求1所述的半导体存储器件，其中，在一个刷新周期期间要刷新的存储单元的平均数量为n×a，其中，a是要刷新的存储单元的预定参考数量，且n能被调节为非整数的小数值。4.如权利要求3所述的半导体存储器件，其中，n能被调节为整数值。5.如权利要求1所述的半导体存储器件，还包括：命令译码器，被配置为通过译码至少一个外部命令来产生刷新命令。6.如权利要求1所述的半导体存储器件，还包括：周期信息存储电路，被配置为存储刷新周期信息；以及周期选择器，被配置为基于在周期信息存储电路中存储的刷新周期信息来产生周期选择信号。7.如权利要求6所述的半导体存储器件，其中，周期信息存储电路包括熔丝电路和反熔丝电路中的至少一种。8.如权利要求6所述的半导体存储器件，其中，周期信息存储电路包括被配置为将模式寄存器组MRS码输出为刷新周期信息的MRS。9.如权利要求6所述的半导体存储器件，其中，周期选择器被配置为控制地址转换器以忽略计数信号的比特的逻辑值。10.如权利要求9所述的半导体存储器件，其中，存储单元阵列包括第一存储体和第二存储体，其中，周期选择器被配置为控制地址转换器，使得在一个刷新周期期间相应刷新控制信号要刷新的第一存储体的存储单元的平均数量与在一个刷新周期期间相应刷新控制信号要刷新的第二存储体的存储单元的平均数量不同。11.如权利要求10所述的半导体存储器件，其中，所述要刷新的第一存储体的存储单元的平均数量是所述要刷新的第二存储体的存储单元的平均数量的n倍，其中n能被调节为非整数的小数值。12.如权利要求11所述的半导体存储器件，其中，n能被调节为整数值。13.一种操作包括存储单元阵列的半导体存储器件的方法，该方法包括：响应于外部刷新命令而进入刷新模式；对于存储单元阵列的所有存储单元，在一个刷新周期期间响应于m个刷新控制信号来产生刷新地址；以及在一个刷新周期期间响应于刷新地址来周期性地刷新存储单元阵列...

【专利技术属性】
技术研发人员：郑仁喆，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：