实现电容屏阻抗降低的方法及电容屏技术

本发明专利技术公开一种实现电容屏阻抗降低的方法，由ITO玻璃/膜基板及边缘导通电路组成电容屏，在所述ITO玻璃或膜基板上制作图案；将制作完成的图案表面进行镀金属处理；将镀金属处理完成的ITO玻璃或膜基板进行表面处理；烘烤成型，将镀金属完成的电容屏经烘烤干燥后覆上保护膜，完成电镀过程并封装成型。通过图案表面镀金属使电容屏的通道阻值降低，解决因通道过长电阻超高造成的IC无法驱动问题；本发明专利技术还提供一种满足该方法的电容屏，不会因间隙做到0.03mm以下，造成很多地方可能存在导通的情况，亦不会影响到消影效果，有效控制产品成本。

【技术实现步骤摘要】
实现电容屏阻抗降低的方法及电容屏
本专利技术涉及电容屏设计技术，尤其涉及一种实现电容屏阻抗降低的方法，更涉及一种满足该方法的电容屏。
技术介绍
电容式触摸屏是在玻璃表面镀上一层透明的特殊金属导电物质。当手指触摸在金属层上时，触点的电容就会发生变化，使得与之相连的振荡器频率发生变化，通过测量频率变化可以确定触摸位置获得信息。如果电容屏的通道阻值过大，将会影响IC的识别能力，常规方法就是降低材料的面阻值(如从80-100欧降低到30-60欧)。此种方法有两种实现PATTERN方式，一是黄光工艺，将PATTERN间隙改为0.03以下后做曝光显影蚀刻。此种方法因间隙做到0.03mm以下，可能更少这样就有很多地方可能存在导通。而是将材料做消影处理，将材料做到30-60欧或者更低时，消影效果不好，消影成本高。
技术实现思路
本专利技术的目的在于，针对现有技术的不足，提供一种实现电容屏阻抗降低的方法，通过图案表面镀金属使电容屏的通道阻值降低，解决因通道过长电阻超高造成的IC无法驱动问题；本专利技术还提供一种满足该方法的电容屏。为有效解决上述问题，本专利技术采取的技术方案如下：一种实现电容屏阻抗降低的方法，该方法包括以下步骤：(1)由ITO玻璃/膜基板及边缘导通电路组成电容屏，在所述ITO玻璃或膜基板上制作图案；(2)将制作完成的图案表面进行镀金属处理；(3)将镀金属处理完成的ITO玻璃或膜基板进行表面处理；(4)烘烤成型，将镀金属完成的电容屏经烘烤干燥后覆上保护膜，完成电镀过程并封装成型。特别的，所述步骤(1)还包括以下步骤：将需要制作图案的的ITO玻璃或膜基板清洗干净后，做保护处理并在制作的图案之间留出不大于0.03mm的间隙。特别的，所述步骤(2)还包括以下步骤：在镀金属处理后，可根据电容屏的功能设定标准进行活化、清洗、蚀刻及化学镀金处理，将电容屏金属区域的走线及局部控制电路走线实施完成。特别的，所述步骤(3)还包括以下步骤：所述表面处理过程通过水洗及无腐蚀性的化学制剂结合使用，去除所述ITO玻璃或膜基板上的金属残留物。特别的，所述步骤(4)还包括以下步骤：在图案上镀金属完成后的ITO玻璃或膜基板经贴合后组成电容屏样板，并在该样板上覆盖保护玻璃或保护膜组成完成的电容屏。一种满足上述方法的电容屏，该电容屏由基板及设置在基板边缘的布线区域组成，所述基板由由ITO玻璃/膜基板组成，所述ITO玻璃/膜基板表面包括规则的几何图案，该几何图案上包括镀金层。特别的，所述布线区域包括垂直交互的两组电极及多组组合排布的导通电路，所述导通电路及与之相连的电极通过化学镀金属形成镀金属层实现走线分布。本专利技术的有益效果：本专利技术提供的实现电容屏阻抗降低的方法，通过图案表面镀金属使电容屏的通道阻值降低，解决因通道过长电阻超高造成的IC无法驱动问题；本专利技术还提供一种满足该方法的电容屏，不会因间隙做到0.03mm以下，造成很多地方可能存在导通的情况，亦不会影响到消影效果，有效控制产品成本。下面结合附图对本专利技术进行详细说明。附图说明图1是本专利技术公开的实现电容屏阻抗降低的方法流程图；图2是本专利技术公开的电容屏组成结构示意图。具体实施方式实施例：如图1及图2所示，本实施例中的实现电容屏阻抗降低的方法包括以下步骤：一种实现电容屏阻抗降低的方法，该方法包括以下步骤：(1)由ITO玻璃/膜基板及边缘导通电路组成电容屏，在所述ITO玻璃或膜基板上制作图案；将需要制作图案的的ITO玻璃或膜基板清洗干净后，做保护处理并在制作的图案之间留出不大于0.03mm的间隙。(2)将制作完成的图案表面进行镀金属处理；在镀金属处理后，可根据电容屏的功能设定标准进行活化、清洗、蚀刻及化学镀金处理，将电容屏金属区域的走线及局部控制电路走线实施完成。(3)将镀金属处理完成的IT0玻璃或膜基板进行表面处理；所述表面处理过程通过水洗及无腐蚀性的化学制剂结合使用，去除所述ITO玻璃或膜基板上的金属残留物。(4)烘烤成型，将镀金属完成的电容屏经烘烤干燥后覆上保护膜，完成电镀过程并封装成型。在图案上镀金属完成后的ITO玻璃或膜基板经贴合后组成电容屏样板，并在该样板上覆盖保护玻璃或保护膜组成完成的电容屏。如图2所示，一种满足上述方法的电容屏，该电容屏由基板及设置在基板边缘的布线区域组成，所述基板由由ITO玻璃/膜基板组成，所述ITO玻璃/膜基板表面包括规则的几何图案，该几何图案上包括镀金层。所述布线区域包括垂直交互的两组电极及多组组合排布的导通电路，所述导通电路及与之相连的电极通过化学镀金属形成镀金属层实现走线分布。本实施例重要技术原理为：将需要制作的材料清洗干净做保护处理留出0.03mm或以下的间隙。将此材料经过电镀金属处理。清洗表面保护材料。通过图案表面镀金属使电容屏的通道阻值降低，解决因通道过长电阻超高造成的IC无法驱动问题；本专利技术还提供一种满足该方法的电容屏，不会因间隙做到0.03mm以下，造成很多地方可能存在导通的情况，亦不会影响到消影效果，有效控制产品成本。申请人声明，本专利技术通过上述实施例来说明本专利技术的实现方法及装置结构，但本专利技术并不局限于上述实施方式，即不意味着本专利技术必须依赖上述方法及结构才能实施。所属
的技术人员应该明了，对本专利技术的任何改进，对本专利技术所选用实现方法等效替换及及步骤的添加、具体方式的选择等，均落在本专利技术的保护范围和公开范围之内。本专利技术并不限于上述实施方式，凡采用和本专利技术相似结构及其方法来实现本专利技术目的的所有方式，均在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种实现电容屏阻抗降低的方法，其特征在于，该方法包括以下步骤：（1）由ITO玻璃/膜基板及边缘导通电路组成电容屏，在所述ITO玻璃或膜基板上制作图案；（2）将制作完成的图案表面进行镀金属处理；（3）将镀金属处理完成的ITO玻璃或膜基板进行表面处理；?（4）烘烤成型，将镀金属完成的电容屏经烘烤干燥后覆上保护膜，完成电镀过程并封装成型。

【技术特征摘要】
1.一种实现电容屏阻抗降低的方法，其特征在于，该方法包括以下步骤：(1)由ITO玻璃/膜基板及边缘导通电路组成电容屏，在所述ITO玻璃或膜基板上制作图案；将需要制作图案的的ITO玻璃或膜基板清洗干净后，做保护处理并在制作的图案之间留出不大于0.03mm的间隙；(2)将制作完成的图案表面进行镀金属处理；在镀金属处理后，可根据电容屏的功能设定标准进行活化、清洗、蚀刻及化学镀金处理，将电容屏金属区域的走线及局部控制电路走线实施完成；(3)将镀金属处理完成的ITO玻璃或膜基板进行表面处理；所述表面处理过程通过水洗及无腐蚀性的化学制剂结...

【专利技术属性】
技术研发人员：向火平，
申请(专利权)人：向火平，
类型：发明
国别省市：