低功耗无电阻全CMOS电压基准电路制造技术

本发明专利技术涉及一种电压基准电路。本发明专利技术针对现有的基准电路需要使用电阻和工艺要求高以及功耗大的问题，公开了一种低功耗无电阻全CMOS电压基准电路。本发明专利技术的技术方案是，低功耗无电阻全CMOS电压基准电路，包括偏置电流模块、正温电压模块、负温电压模块及电压叠加模块。本发明专利技术利用电压叠加输出电压基准，并通过场效应晶体管结构参数的选择，降低电压基准的温度系数。本发明专利技术提出的低功耗无电阻全CMOS电压基准电路，功耗低且不需要使用电阻，也不需要使用任何类型的双极型晶体管，可以采用标准CMOS工艺制作成集成电路，这样使得其适用范围和灵活性得到显著改善。

【技术实现步骤摘要】

【技术保护点】
低功耗无电阻全CMOS电压基准电路，包括偏置电流模块、正温电压模块、负温电压模块及电压叠加模块，其特征在于：所述偏置电流模块包括PMOS管MP0、PMOS管MP1、PMOS管MP2、PMOS管MP3和NMOS管MN0、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MNC1；所诉PMOS管MP0的源极连接电源电压，栅极与漏极相连输出偏置电压VB1，并且连接PMOS管MP1、PMOS管MP2、PMOS管MP3的栅极和NMOS管MN0的漏极；MP1的源极连接电源电压，漏极连接NMOS管MN1的漏极和NMOS管MN0、NMOS管MNC1的栅极；MP2的源极连接电源电压，漏极连接NMOS管MN2的漏极和栅极、NMOS管MN1的栅极；MP3的源极连接电源电压，漏极连接NMOS管MN4的漏极、NMOS管MN3的栅极、NMOS管MN4的栅极；NMOS管MN0的源极连接地电位；NMOS管MN1的源极连接地电位；NMOS管MN2的源极连接NMOS管MN3的漏极；NMOS管MN3和NMOS管MN4的源极连接地电位；NMOS管MNC1的漏极和源极均连接地电位；所述正温电压模块包括PMOS管MPT1、PMOS管MPT2、PMOS管MPT3、PMOS管MPT4、PMOS管MPT5和NMOS管MNT1、NMOS管MNT2、NMOS管MNT3、NMOS管MNT4、NMOS管MNT5、NMOS管MNT6、NMOS管MNT7、NMOS管MNT8、NMOS管MNT9、NMOS管MNT10；所述PMOS管MPT1的源极连接电源电压，栅极连接PMOS管MPT2、PMOS管MPT3、PMOS管MPT4、PMOS管MPT5的栅极并连接偏置电压VB1，PMOS管MPT1的漏极连接NMOS管MNT1的漏极和NMOS管MNT1的栅极、NMOS管MNT2的栅极；PMOS管MPT2的源极连接电源电压，PMOS管MPT2的漏极连接NMOS管MNT3的漏极和NMOS管MNT3的栅极、NMOS管MNT4的栅极；PMOS管MPT3的源极连接电源电压，PMOS管MPT3的漏极连接NMOS管MNT5的漏极和NMOS管MNT5的栅极、NMOS管MNT6的栅极；PMOS管MPT4的源极连接电源电压，PMOS管MPT4的漏极连接NMOS管MNT7的漏极和NMOS管MNT7的栅极、NMOS管MNT8的栅极；PMOS管MPT5的源极连接电源电压，PMOS管MPT5的漏极连接NMOS管MNT9的漏极和NMOS管MNT9的栅极、NMOS管MNT10的栅极；NMOS管MNT1的源极连接NMOS管MNT2的漏极和NMOS管MNT4的源极；MNMOS管NT2的源极连接地电位；NMOS管MNT3的源极连接NMOS管MNT4的漏极和NMOS管MNT6的源极；NMOS管MNT5的源极连接NMOS管MNT6的漏极和NMOS管MNT8的源极；NMOS管MNT7的源极连接NMOS管MNT8的漏极和NMOS管MNT10的源极；NMOS管MNT9的源极连接NMOS管MNT10的漏极并输出正温电压VDS；负温电压模块及电压叠加模块包括PMOS管M1、PMOS管M2、PMOS管M3、PMOS 管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M10和NMOS管M9、NMOS管M11、NMOS管M12管；PMOS管M1的源极连接电源电压，PMOS管M1的栅极连接PMOS管M2的栅极并连接偏置电压VB1，PMOS管M1的漏极连接PMOS管M8的源极和PMOS管M6的栅极；PMOS管M2的源极连接电源电压，PMOS管M2的漏极连接PMOS管M6的源极、PMOS管M7的源极和PMOS管M3的漏极；PMOS管M8的栅极和漏极均连接地电位；PMOS管M6的漏极连接NMOS管M9的漏极和NMOS管M9的栅极、NMOS管M11的栅极；NMOS管M9的源极连接地电位；PMOS管M7的栅极和漏极相连并与PMOS管M10的源极相连；PMOS管M10的栅极和漏极均与地电位相连；PMOS管M3的源极与电源电压相连，PMOS管M3的栅极与PMOS管M4的栅极、PMOS管M5的栅极以及PMOS管M4的漏极、NMOS管M11的漏极相连；PMOS管M4的源极与电源电压相连；NMOS管M11的源极连接地电位；PMOS管M5的漏极连接NMOS管M12的漏极并输出基准电压VREF；NMOS管M12的栅极连接输入正温电压VDS，NMOS管M12的源极连接地电位。...

【技术特征摘要】

【专利技术属性】
技术研发人员：周泽坤，朱世鸿，苟超，张其营，张庆岭，许天辉，崔佳男，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：