一种低压非带隙基准电压源制造技术

本发明专利技术涉及集成电路技术。本发明专利技术公开了一种低压非带隙基准电压源。本发明专利技术的技术方案是，一种低压非带隙基准电压源，包括由CMOS晶体管电路构成的启动电路、第一电流产生电路、第二电流产生电路、第三电流产生电路和叠加输出电路。所述启动电路为整个电路提供启动偏置电压，所述第一电流产生电路产生一股与温度成正比的电流IPTAT，所述第二电流产生电路产生一股与过驱动电压成正比的电流IPTOD，所述第三电流产生电路产生一股与阈值电压成正比的电流IPTTV，所述电流IPTTV与温度成反比，所述叠加输出电路将电流IPTAT与电流IPTTV叠加输出基准电压VREF。本发明专利技术的低压非带隙基准电压源工作电压低、输出可调、受工艺影响小、芯片面积小。

【技术实现步骤摘要】

【技术保护点】
一种低压非带隙基准电压源，包括由CMOS晶体管电路构成的启动电路、第一电流产生电路、第二电流产生电路、第三电流产生电路和叠加输出电路；所述CMOS晶体管电路包括十四只NMOS、十八只PMOS管、七只电阻和五只电容，具体连接关系如下：第一至第十八PMOS管的源极接电源电压；第一PMOS管的栅极、第一电容的一端、第二电容的一端、第一至第五电阻的一端、第七电阻的一端、第一NMOS管的源极、第二NMOS管的源极以及第四至第十四NMOS管的源极均接地电位；第一PMOS管的漏极、第二PMOS管的栅极均与第一电容的另一端相连接；第二PMOS管的漏极、第四PMOS管的漏极、第二NMOS管的漏极、第一NMOS管的栅极均与第二电容的另一端相连接；第三PMOS管的栅极与漏极相连接，并与第四PMOS管、第五PMOS管、第六PMOS管、第九PMOS管、第十八PMOS管的栅极以及第一NMOS管的漏极相连接；第五PMOS管的漏极与第三NMOS管的栅极和漏极均相连接；第三NMOS管的源极与第一电阻的另一端相连接；第六PMOS管、第四NMOS管的漏极、第五NMOS管的栅极均与第三电容的一端相连接；第三电容的另一端均与第三电阻的另一端相连接；第七PMOS管的漏极、第四NMOS管的栅极均与第二电阻的另一端相连接；第七PMOS管的栅极、第八PMOS管的栅极和漏极、第五NMOS管的漏极均与第十三PMOS管的栅极相连接；第九PMOS管、第六NMOS管的漏极、第七NMOS管的栅极均与第四电容的一端相连接；第四电容的另一端均与第五电阻的另一端相连接；第十PMOS管的漏极、第六NMOS管的栅极均与第四电阻的另一端相连接；第十PMOS管的栅极、第十二PMOS管的栅极、第十四PMOS管的栅极、第十一PMOS管的栅极和漏极均与第七NMOS管的漏极相连接；第八NMOS管的栅极与漏极、第十二PMOS管的漏极均与第九NMOS管的栅极相连接；第十三PMOS管的漏极、第九NMOS管的漏极、第十NMOS管的栅极和漏极均与第十一NMOS管的栅极相连接；第十四PMOS管的漏极、第十一NMOS管的漏极、第十二NMOS管的漏极、第五电容的一端均与第十四NMOS管的栅极相连接；第五电容的另一端与第六电阻的一端相连接；第十二NMOS管的栅极、第十三NMOS管的栅极和漏极、第十五PMOS管的漏极均与第六电阻的另一端相连接；第十六PMOS管的栅极和漏极、第十四NMOS管的漏极均与第十七PMOS管的漏极相连接；第十七、第十八PMOS管的漏极均与第七电阻的另一端相连接，输出基准电压VREF。...

【技术特征摘要】

【专利技术属性】
技术研发人员：周泽坤，刘德尚，许天辉，张其营，张晓敏，石跃，明鑫，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：