本发明专利技术涉及一种抗ESD集成SOILDMOS器件单元的制作方法。现有方法制作的成SOILDMOS器件系统重量大、成本高，且可靠性低。本发明专利技术采用五次氧化，九次光刻制作出具有集成抗ESD结构和功能的SOILDMOS器件单元。本发明专利技术在芯片面积成本稍有增加条件下使集成功率与射频SOILDMOS器件具有优良的集成抗ESD自我保护功能，显著改善SOILDMOS器件的自我抗ESD保护性能，减小采用该器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性。
【技术实现步骤摘要】
【技术保护点】
抗ESD集成SOI?LDMOS器件单元的制作方法，其特征在于包括如下步骤：步骤(1)选取第一导电类型硅圆片，该硅圆片的一侧表面下一定深度处形成隐埋绝缘层，隐埋绝缘层将该硅圆片完全隔离为两个半导体区，两个半导体区中厚的一个作为衬底，薄的一个具有第二导电类型和一定的掺杂浓度分布，作为顶层硅膜用于制作器件和电路；其中，顶层硅膜的大于50%的区域作为制作器件的漂移区；所述的步骤（1）中的一定深度根据实际情况而定；步骤(2)将裸露的顶层硅膜的上表面进行第一次氧化，氧化层厚度为50～100nm，采用腐蚀方法进行第一次刻蚀，去除顶层硅膜表面的氧化层以消除机械损伤，清洗烘干；对裸露的硅表面采用旋涂TEOS进行第二次氧化，氧化层厚度为300～500nm；步骤(3)利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第一次光刻，在顶层硅膜上表面一侧形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过高能第二导电类型离子注入方法掺入第二导电类型杂质，然后采用腐蚀方法去除光刻胶，洗净烘干并高温退火，在漂移区的一侧形成比漂移区掺杂浓度更高的第二导电类型区作为缓冲区；步骤(4)利用设计的有源区掩膜版进行第二次光刻，采用腐蚀方法去除裸露的氧化层，保留下来的氧化层作为场氧化层的初始层；将裸露的顶层硅膜进行第三次氧化，采用干氧氧化形成高质量的薄氧化层作为栅介质层的第一层；采用等离子增强化学汽相淀积氮氧化硅作为栅介质层的第二层；采用化学气相淀积方法进行多晶硅淀积形成多晶硅薄膜；利用设计的多晶硅栅极和栅场板掩膜版进行第三次光刻，采用腐蚀方法依次去除裸露的多晶硅、氮氧化硅和有源区的二氧化硅，保留下来覆盖在栅介质层和场板介质层上表面的多晶硅层构成多晶硅栅极和栅场板，多晶硅栅极和栅场板覆盖的薄介质层区为栅介质层、厚氧化层区为场氧化层初始层的一部分；步骤(5)对顶层硅膜的上表面用旋涂TEOS的方法进行第四次氧化，采用设计的第一导电类型阱掺杂掩膜版进行第四次光刻，采用腐蚀方法去除裸露的氧化层形成第一导电类型阱掺杂窗口、覆盖多晶硅栅和栅场板的边墙氧化层及加厚的场氧化层；采用第一导电类型离子高能注入方法进行第一导电类型阱掺杂，然后采用腐蚀方法去除光刻胶，洗净烘干并高温退火，形成与顶层硅膜掺杂类型相反的半导体区——第一导电类型阱区，第一导电类型阱区的杂质浓度峰值位于顶层硅膜上表面下方0.8微米以下，且其PN结界面附近掺杂浓度比顶层硅膜杂质浓度高1个量级以上；步骤(6)采用设计的源区、漏区、集成抗漏区、集成抗ESD二极管区及多晶硅栅和栅场板二极管区、多晶硅栅和栅场板掺杂掩膜版对顶层硅膜的上表面进行第五次光刻，在缓冲区上表面形成漏极区掺杂窗口，第一导电类型阱区内形成源极区和集成抗ESD二极管区掺杂窗口，多晶硅栅和栅场板上表面形成多晶硅栅和栅场板掺杂窗口；其中，源极区掺杂窗口靠近栅极一侧的边缘，与第一导电类型阱区掺杂窗口靠近栅极一侧的边缘重合；集成抗ESD二极管掺杂区窗口位于第一导电类型阱区中的另一侧，且与源极区掺杂窗口的另一侧边缘保持一定距离L；然后采用离子注入方法掺入第二导电类型杂质，分别形成重掺杂漏极区、源极区、集成抗ESD二极管区、重掺杂的多晶硅栅和栅场板；采用腐蚀方法去除光刻胶，洗净烘干；?所述的步骤(6)中与源极区掺杂窗口的另一侧边缘保持的一定距离L根据设计规则和实际情况而定步骤(7)采用设计的第一导电类型阱欧姆接触区掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层；在第一导电类型阱区上表面源极区和集成抗ESD二极管区距离最近的边缘之间，形成第一导电类型阱欧姆接触区掺杂窗口，且第一导电类型阱欧姆接触区掺杂窗口与源极区的掺杂窗口相接，与集成抗ESD二极管区掺杂窗口留有一定间距L1；采用离子注入方法进行第一导电类型阱欧姆接触区重掺杂，采用腐蚀方法去除光刻胶，洗净烘干，然后进行快速热退火形成第一导电类型重掺杂阱欧姆接触区；所述的步骤（7）中第一导电类型阱欧姆接触区掺杂窗口与集成抗ESD二极管区掺杂窗口之间的间距L1根据设计规则和实际情况而定；步骤(8)?对顶层硅膜的上表面采用旋涂TEOS方法进行第五次氧化，采用设计的电极引线接触孔掩膜版进行第七次光刻；在重掺漏极区上方，按照降低表面电场规则覆盖紧邻重掺杂漏极区和缓冲区之间高低结的场氧化层上表面，形成漏极和漏场板电极接触孔窗口；在重掺杂多晶硅栅极和栅场板上方形成栅极和栅场板电极接触孔窗口；在重掺杂源极区和重掺杂阱欧姆接触区上表面形成源极和源电极接触孔窗口；在重掺杂抗ESD二极管区上方,?按照降低表面电场规则覆盖紧邻重掺杂阱欧姆接触...
【技术特征摘要】
【专利技术属性】
技术研发人员：张海鹏，余育新，洪玲伟，孟晓，李俊杰，朱仁根，章红芳，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。