一种时钟倍频电路制造技术

本发明专利技术公开一种时钟倍频电路，该时钟倍频电路包括第一延迟单元、第一运算单元和反馈控制单元，其中，第一延迟单元在所述反馈控制单元的控制下将外部输入的时钟信号进行延迟处理，得到并输出延迟时钟信号；第一运算单元根据外部输入的时钟信号和所述第一延迟单元输出的延迟时钟信号进行逻辑运算，得到并输出倍频时钟信号；反馈控制单元根据所述第一运算单元输出的倍频时钟信号控制所述第一延迟单元的延迟处理。本发明专利技术通过以上技术方案，提供一种更加完善的时钟倍频电路。

【技术实现步骤摘要】
一种时钟倍频电路
本专利技术涉及电子领域，尤其涉及一种时钟倍频电路。
技术介绍
时钟倍频电路是在电路设计和可编程逻辑器件设计中的常用电路，现有的实现方式有下列几种：1、采用外部相对高频时钟采样计数来实现。采用外部相对高频时钟对需要倍频的时钟进行采样计数，输出倍频后的时钟。其缺点在于，由于高速采样时钟和输入时钟的不同步，倍频后输出的时钟和输入时钟相位关系不确定，导致在很多场合下不能使用，例如当需要倍频后的时钟与原时钟有严格的相位关系时，该方法就不能满足设计要求。2、采用单D触发器和单异或门实现简单倍频。其缺点在于，倍频后输出的时钟宽度较窄，无法加宽。无论是在电路设计中还是在可编程逻辑器件设计中采用这种方法实现倍频，输出的时钟宽度很窄，一般在10个纳秒以内，经过电路板走线后，时钟质量会很差，无法使用。这种倍频方法在很多其他场合下也不能使用，例如当器件对时钟的占空比有一定要求时(一般为40％至60％)，该方法同样不能要求。3、采用锁相环技术实现倍频，包括模拟锁相环和数字延时锁相环。其缺点在于，锁相环有一定的带宽，对输入时钟的频率范围有要求，只能对一定频率范围的时钟进行倍频处理，例如某些逻辑器件厂家生产的带有锁相环的器件只能对不高于25MHz的时钟进行倍频处理，因此该设计方法使设计修改受到限制，另外，如果在不带有锁相环的逻辑器件中实现锁相环技术，资源占用大，设计成本高，如果通过电路设计实现锁相环技术，又增加了电路的复杂性和调试难度，而且设计成本更高。因此，现有的实现方式还不够完善。
技术实现思路
本专利技术提供一种更加完善的时钟倍频电路。本专利技术采用以下技术方案：一种时钟倍频电路，包括第一延迟单元、第一运算单元和反馈控制单元，其中，所述第一延迟单元在所述反馈控制单元的控制下将外部输入的时钟信号进行延迟处理，得到并输出延迟时钟信号；所述第一运算单元根据外部输入的时钟信号和所述第一延迟单元输出的延迟时钟信号进行逻辑运算，得到并输出倍频时钟信号；所述反馈控制单元根据所述第一运算单元输出的倍频时钟信号控制所述第一延迟单元的延迟处理。在本专利技术一实施例中，所述第一延迟单元包括多个依次串联的带电流偏置的反相器；所述反馈控制单元用于控制各个反相器的偏置电流。在本专利技术一实施例中，所述第一运算单元为对所述外部输入的时钟信号和所述延迟时钟信号进行逻辑异或运算的异或门电路，或者所述第一运算单元为对所述外部输入的时钟信号和所述延迟时钟信号进行逻辑同或运算的同或门电路。在本专利技术一实施例中，所述反馈控制单元包括信号转化单元、第一开关单元、第二开关单元、第三开关单元、电阻单元和电容单元，其中，所述信号转化单元将所述第一运算单元输出的倍频时钟信号转换为两个控制时钟信号，用于控制第一开关单元、第二开关单元的断开和闭合；第一开关单元的一端和第二开关单元的一端分别与外部电流源连接，第一开关单元的另一端和第二开关单元的另一端与所述电阻单元的一端相连；所述电阻单元的另一端、所述电容单元的一端与所述第三开关单元的一端相连至一控制节点，所述控制节点用于产生控制所述第一延迟单元的控制信号；所述电容单元的另一端接地；所述第三开关单元的另一端连接参考电压。在本专利技术一实施例中，所述第一开关单元和第二开关单元都为MOS管。在本专利技术一实施例中，所述两个控制时钟信号为两个跳变沿不重叠的控制时钟信号。在本专利技术一实施例中，所述信号转化单元采用异步逻辑电路将所述第一运算单元输出的倍频时钟信号转换为两个跳变沿不重叠的控制时钟信号。在本专利技术一实施例中，所述信号转化单元包括第二延迟单元、第三延迟单元和第二运算单元，所述第二延迟单元将所述第一运算单元输出的倍频时钟信号进行延迟处理，得到一控制时钟信号；所述第三延迟单元将所述控制时钟信号进行延迟处理，得到第一中间时钟信号；所述第二运算单元对所述第一运算单元输出的倍频时钟信号和所述第三延迟单元输出的第一中间时钟信号进行逻辑或运算，得到并输出另一控制时钟信号。在本专利技术一实施例中，所述信号转化单元包括第四延迟单元、第三运算单元和第四运算单元，所述第四延迟单元将所述第一运算单元输出的倍频时钟信号进行延迟处理，得到第二中间时钟信号；所述第三运算单元对所述第一运算单元输出的倍频时钟信号和所述第四延迟单元输出的第二中间时钟信号进行逻辑与运算，得到并输出一控制时钟信号；所述第四运算单元对所述第一运算单元输出的倍频时钟信号和所述第四延迟单元输出的第二中间时钟信号进行逻辑或运算，得到并输出另一控制时钟信号。本专利技术提供一种时钟倍频电路，反馈控制单元根据第一运算单元输出的倍频时钟信号控制第一延迟单元的延迟处理，当第一延迟单元的延迟时间过长时，控制第一延迟单元延迟时间减少，直至第一运算单元输出的倍频时钟信号实现了占空比的稳定，当第一延迟单元的延迟时间过短时，控控制第一延迟单元延迟时间增大，直至第一运算单元输出的倍频时钟信号实现了占空比的稳定。本专利技术的时钟倍频电路无需采用外部相对高频时钟采样计数，无需采用锁相环技术，避免了采用外部相对高频时钟采样计数所导致的倍频后输出的时钟和输入时钟相位关系不确定的问题，也避免了锁相环带宽对输入时钟的频率范围的要求，适用于对时钟的占空比有一定要求(一般为40％至60％)的应用；此外，本专利技术的时钟倍频电路还具有资源占用小、设计成本低、电路简单等优点。附图说明图1为本专利技术实施例一种时钟倍频电路的示意图；图2a为图1所示时钟倍频电路中第一延迟单元的示意图；图2b为图1所示时钟倍频电路中另一种第一延迟单元的示意图；图3为图1所示时钟倍频电路中反馈控制单元的示意图；图4为图3所示反馈控制单元中信号转化单元的示意图；图5为图4所示信号转化单元的具体时序示意图；图6为图3所示反馈控制单元中另一种信号转化单元的示意图；图7为图6所示信号转化单元的具体时序示意图；图8为图1所示时钟倍频电路在第一延迟单元的延迟时间过长时的工作时序示意图；图9为图1所示时钟倍频电路在第一延迟单元的延迟时间过短时的工作时序示意图。具体实施方式下面通过具体实施方式结合附图对本专利技术作进一步详细说明。如图1所示，为本专利技术实施例一种时钟倍频电路，包括第一延迟单元1、第一运算单元2和反馈控制单元3。其中，第一延迟单元1的一输入端接外部输入的时钟信号CKA，另一输入端接反馈控制单元3输入的控制信号，输出端接第一运算单元2的一输入端，反馈控制单元3输入的控制信号作为第一延迟单元1进行延迟处理的延迟参数，第一延迟单元1根据该延迟参数将外部输入的时钟信号CKA进行延迟处理，获得时钟延迟时钟信号CKB，将CKB输出至第一运算单元2。第一运算单元2的一输入端接第一延迟单元1的输出端，另一输入端接外部输入的时钟信号CKA，第一运算单元2根据CKA和第一延迟单元1输出的CKB进行逻辑运算，包括逻辑异或、逻辑同或运算等，得到并输出倍频时钟信号CKC。反馈控制单元3的输入端接第一运算单元2的一输出端，反馈控制单元3的输出端接第一延迟单元1的上述另一输入端，根据第一运算单元2输出的CKC的占空比或其他属性，反馈一控制信号至第一延迟单元1，当第一延迟单元1的延迟时间过长时，控制信号用于控制第一延迟单元1延迟时间减少，当减小到一定程度，控制信号稳定，第一运算单元2输出的CKC也实现了稳定；当第一延迟单元1本文档来自技高网...

【技术保护点】
一种时钟倍频电路，其特征在于，包括第一延迟单元、第一运算单元和反馈控制单元，其中，所述第一延迟单元在所述反馈控制单元的控制下将外部输入的时钟信号进行延迟处理，得到并输出延迟时钟信号；所述第一运算单元根据外部输入的时钟信号和所述第一延迟单元输出的延迟时钟信号进行逻辑运算，得到并输出倍频时钟信号；所述反馈控制单元根据所述第一运算单元输出的倍频时钟信号控制所述第一延迟单元的延迟处理。

【技术特征摘要】
1.一种时钟倍频电路，其特征在于，包括第一延迟单元、第一运算单元和反馈控制单元，其中，所述第一延迟单元在所述反馈控制单元的控制下将外部输入的时钟信号进行延迟处理，得到并输出延迟时钟信号；所述第一运算单元根据外部输入的时钟信号和所述第一延迟单元输出的延迟时钟信号进行逻辑异或、或逻辑同或运算，得到并输出倍频时钟信号；所述反馈控制单元把当前时钟周期内所述第一运算单元输出的倍频时钟信号的占空比转化为下一时钟周期内所述第一延迟单元的控制信号，并利用所述控制信号控制所述第一延迟单元的延迟处理；具体的，所述反馈控制单元包括信号转化单元、第一开关单元、第二开关单元、第三开关单元、电阻单元和电容单元，其中，所述信号转化单元将所述第一运算单元输出的倍频时钟信号转换为两个控制时钟信号，用于控制第一开关单元、第二开关单元的断开和闭合；第一开关单元的一端和第二开关单元的一端分别与不同外部电流源连接，第一开关单元的另一端和第二开关单元的另一端与所述电阻单元的一端相连；所述电阻单元的另一端、所述电容单元的一端与所述第三开关单元的一端相连至一控制节点，所述控制节点用于产生控制所述第一延迟单元的控制信号；所述电容单元的另一端接地；所述第三开关单元的另一端连接参考电压。2.如权利要求1所述的时钟倍频电路，其特征在于，所述第一延迟单元包括多个依次串联的带电流偏置的反相器；所述反馈控制单元用于控制各个反相器的偏置电流。3.如权利要求1所述的时钟倍频电路，其特征在于，所述第一运算单元为对所述外...

【专利技术属性】
技术研发人员：石道林，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：