输出级电路制造技术

本发明专利技术公开了一种输出级电路。该输出级电路包括一第一晶体管，包括一第一端，耦接于一第一端点，一第二端，耦接于一输出端；一第三端，耦接于一输入端，用来接收一输入电压；以及一第四端，耦接于一第一电源端，用来接收一第一电压；一第二晶体管，包括一第一端，耦接于一第二端点，一第二端，耦接于该输出端，一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一地端；以及一电流源，耦接于该输出端，用来提供一稳态电流。

【技术实现步骤摘要】
输出级电路
本专利技术涉及一种输出级电路，尤其涉及一种可消除基板效应并且应用于半压电源供应的输出级电路。
技术介绍
放大器(OperationalAmplifier)为模拟集成电路中常用的基本电路组件。为了减少功率消耗，公知的放大器电路在应用上常会通过使用分区间的电源供应来减少功率消耗。举例来说，请参考图1，图1为公知使用分区间电源供应的一放大器电路10的示意图。如图1所示，放大器电路10包括一放大器OP1与一放大器电路OP2。放大器OP1通过一第一电源端PW1接收一第一电压VDD，以及通过一第二电源端PW2接收一第二电压VDDH。放大器OP2通过第二电源端PW2接收第二电压VDDH，并通过一第三电源端PW3耦接于一地端GND。在此情况下，若第二电压VDDH的电位为第一电压VDD的电位的一半，也就是说，放大器OP1与放大器OP2应用于半压电源供应，此时，放大器电路10为半压运算放大器(halfsupplyvoltageOP)。放大器OP1的供应电压介于VDD至1/2VDD之间，放大器OP2的供应电压介于1/2VDD至地端电位之间。在此情况下，放大器OP1的输出区间将会介于VDD至1/2VDD之间，而放大器OP2的输出区间将会介于1/2VDD至地端电位之间，如此一来，将可大幅降低放大器电路10的功率消耗。然而，使用分区间电源供应的放大器电路虽可降低功率的消耗，但却可能因而产生基板效应(bodyeffect)，导致输出级电路无法正常偏压的问题。举例来说，请参考图2，图2为图1中的放大器OP1的示意图。如图2所示，放大器OP1包括一输出级电路202。输出级电路202是由一晶体管NOUT与一晶体管POUT，以一图腾柱形式串接而成。由于晶体管NOUT的基极通常会连接至电路中的最低电位，即地端GND的电位。而此时放大器OP1的电源供应区间是介于VDD至1/2VDD之间，因此，晶体管NOUT的源极电位为1/2VDD。在此情况下，便会有基板效应的情形发生，因此晶体管NOUT的临界电压(thresholdvoltage)将因而提高。对于放大器OP1中用来提供大电流以驱动后级负载的输出级电路202而言，一旦基板效应非常严重时，将会导致晶体管NOUT的栅极电位提高，而使得晶体管NB1关闭，此时当输出级电路202的输出电流被晶体管NOUT限制在极小电流的情况时，将会导致放大器OP1无法正常动作。同样地，请参考图3，图3为图1中的放大器OP2的示意图。放大器OP2，放大器OP2包括一输出级电路302。输出级电路302是由一晶体管NOUT与一晶体管POUT，以一图腾柱形式串接而成。由于晶体管POUT的基极通常会连接至电路中的最高电位，即VDD的电位。而此时放大器OP2的电源供应区间是介于1/2VDD至地端电位之间，因此，晶体管POUT的源极电位为1/2VDD。在此情况下，也会有基板效应的情形发生而使晶体管POUT的临界电压提高，当基板效应非常严重时，晶体管POUT的值即电位将会降低到使晶体管PB1关闭。同样地放大器OP2也会无法正常动作。在公知技术中，为了解决应用于分区间电源供应时所造成的基板效应，通常会使用特殊制程来提供独立的P型阱以及独立的N型阱，从而消除前述的基板效应。然而，使用特殊制程将会大幅提高集成电路的制造成本，这对集成电路设计者来说是不乐见的结果。因此如何研发出不需繁琐与昂贵的制程，又能解决分区间电源供应时所造成的基板效应的方法，是目前亟需解决的问题。
技术实现思路
因此，本专利技术主要提供一种应用于半电源供应区间的可消除基板效应的输出级电路。本专利技术公开一种输出级电路，包括一第一晶体管，包括一第一端，耦接于一第一端点，一第二端，耦接于一输出端，一第三端，耦接于一输入端，用来接收一输入电压，以及一第四端，耦接于一第一电源端，用来接收一第一电压；一第二晶体管，包括一第一端，耦接于一第二端点，一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压，以及一第四端，耦接于一地端；以及一电流源，耦接于该输出端，用来提供一稳态电流。在此配合下列图示、实施例的详细说明及权利要求书，将上述及本专利技术的其它目的与优点详述在后。附图说明图1为公知使用分区间电源供应的一放大器电路的示意图。图2为图1中的一放大器的示意图。图3为图1中的另一放大器的示意图。图4为本专利技术实施例一输出级电路的示意图。图5A与图5B为本专利技术实施例的晶体管的电压电流特性曲线图。图6为本专利技术实施例一输出级电路的另一示意图。其中，附图标记说明如下：10放大器电路202、302、40、60输出级电路400、402、600、602、NB1、NOUT、PB1、POUT晶体管404、604电流源C1第一曲线C2第二曲线GND地端ID_P、ID_N、I_BIAS、ID电流IN输入端OP1、OP2放大器OUT输出端PW1第一电源端PW2第二电源端PW3第三电源端VDD第一电压VDD_H第二电压VIN、VOUT电压具体实施方式请参考图4，图4是本专利技术实施例的一输出级电路40的示意图。输出级电路40是应用于图1所示的放大器OP1的一输出级电路。假设输出级电路40应用于半电源供应，且供应电压介于VDD至1/2VDD之间，即第二电压VDDH为1/2VDD。输出级电路40用来根据一输入端IN的一输入电压VIN，产生一输出电压VOUT并通过一输出端OUT传送出输出电压VOUT。如图4所示，输出级电路40包括晶体管400、402以及一电流源404。晶体管400、402以一图腾柱形式串接。晶体管400是一P型金氧半场效晶体管，用来提供一电流ID_P至输出端OUT。晶体管402是一N型金氧半场效晶体管，用来提供一电流ID_N至输出端OUT。晶体管400与晶体管402的源极分别连接至第一电源端PW1与第二电源端PW2，以接收第一电压VDD与第二电压VDD_H，晶体管400与晶体管402的基极分别连接至第一电源端PW1与地端GND。电流源404耦接于输出端OUT，并且电流源404为一定电流源，可用来提供一稳态电流I_BIAS。在电路操作时，由于晶体管402的基极与源极分别接收了不同的电压大小，因此晶体管402将会发生基板效应。同时，由于输入电压VIN为一正常偏压点时，输出级电路40通常需持续产生一稳态电流。在此情况下，晶体管402处在不导通状态，而所需的稳态电流将会由电流源404所提供的稳态电流I_BIAS来实现。当输入电压VIN上升时，代表输出电压VOUT会下降，在此情况下，晶体管402将会被导通，来提供额外电流以下拉输出电压VOUT的电位。如此一来，发生基板效应的晶体管402与电流源404的结合可等效于无发生基板效应的晶体管。也就是说，输出级电路40在半电压电源供应的情况下，通过晶体管402与电流源404的协同操作，使得原本受基板效应影响的输出级电路40可以正常地偏压电流，且瞬时充放电行为也可正常的运作而具有不受偏压电流限制的驱动能力。进一步地，由于本专利技术在晶体管402的漏极端加上电流源404，并且电流源404所产生的稳态电流I_BIAS可用来取代晶体管402在稳态时的直流电流。因此，在稳态时，晶体管402为关闭的状态。当需要对负载放电时，晶体管400与晶体管402的栅极电位将会上升本文档来自技高网...

【技术保护点】
一种输出级电路，包括：一第一晶体管，包括一第一端，耦接于一第一端点，一第二端，耦接于一输出端；一第三端，耦接于一输入端，用来接收一输入电压；以及一第四端，耦接于一第一电源端，用来接收一第一电压；一第二晶体管，包括一第一端，耦接于一第二端点，一第二端，耦接于该输出端，一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一地端；以及一电流源，耦接于该输出端，用来提供一稳态电流。

【技术特征摘要】
1.一种输出级电路，包括：一第一晶体管，包括一第一端，耦接于一第一电源端，一第二端，耦接于一输出端；一第三端，耦接于一输入端，用来接收一输入电压；以及一第四端，耦接于该第一电源端，用来接收一第一电压；一第二晶体管，包括一第一端，耦接于一第二电源端，用来接收一第二电压，一第二端，耦接于该输出端，一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一地端；以及一电流源，耦接于该输出端，用来提供一稳态电流；其中该第二电压为该第一电压的一半。2.如权利要求1所述的输出级电路，其特征在于，当该输出端的电压准位不变时，该第二晶体管不导通。3.如权利要求1所述的输出级电路，其特征在于，当该输出端的电压准位下降时，该第二晶体管导通。4.如权利要求1所述的输出级电路，其特征在于，该第一晶体管为一P型金氧半场效晶体管，该第一晶体管的第一端为一源极，该第一晶体管的第二端为一漏极，该第一晶体管的第三端为一栅极，以及该第一晶体管的第四端为一基极。5.如权利要求1所述的输出级电路，其特征在于，该第二晶体管为一N型金氧半场效晶体管，该第二晶体管的第一端为一源极，该第二晶体管的第二端为一漏极，该第二晶体管的第三端为一栅极，以及该第二晶体管的第四端为一基极。6.如权利要求1所述的输出级电路，其特征在于，该第一电源端的电压准位大于该输出端的电压准位，且该输出端的电压准位大于该第二电源端的电压准...

【专利技术属性】
技术研发人员：黄如琳，梁可骏，卓均勇，陈政宏，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：