薄膜晶体管阵列基板及其制造方法技术

本发明专利技术涉及了一种具有优异特性的薄膜晶体管阵列基板及其制造方法。所述薄膜晶体管阵列基板包括基板，位于所述基板上的栅电极，位于所述栅电极上的栅绝缘层，位于所述栅绝缘层上并且包括沟道的有源层，位于所述有源层上的欧姆接触层，以及通过所述欧姆接触层而分别与所述有源层的两侧连接的源电极和漏电极。所述栅绝缘层包括位于所述有源层附近的磷掺杂层。

【技术实现步骤摘要】
薄膜晶体管阵列基板及其制造方法
本专利技术涉及通过减少关断电流(off-current)而具有优异特性的薄膜晶体管阵列基板及其制造方法。
技术介绍
平板显示器的重要性近来随多媒体的发展而增加。因而，各种类型的平板显示器已经投入实际应用，比如液晶显示器(LCD)、等离子显示面板(PDP)、场致发射显示器(FED)和有机发光二极管(OLED)显示器。这些平板显示器之中，液晶显示器具有优于阴极射线管(CRT)的可视性，并且平均功耗以及产生的光量小于阴极射线管(CRT)。此外，因为OLED显示器具有1毫秒或者更少的快速反应时间、低功耗以及自发光结构，因而OLED显示器在视角方面不存在问题。因而，OLED显示器已经被认为是下一代显示器。使用薄膜晶体管的有源矩阵液晶显示器是由薄膜晶体管的电容所保持的电压来驱动的，该薄膜晶体管与像素电极连接。除了包括迁移率、漏电流等等的薄膜晶体管的基本特性之外，在有源矩阵液晶显示器的薄膜晶体管中，能够保持长寿命的耐久性和电学可靠性是非常重要的。薄膜晶体管包括栅电极、有源层、源电极和漏电极。有源层由非晶硅或者多晶硅形成。主要用于形成有源层的非晶硅具有形成工艺简单的优点。因此，有源层的制造成本可以降低。然而，由于非晶硅的特性(其中，在能带间隙的中间存在费米能级)，电子的动作和空穴的动作是不自由的。因此，由空穴电流引起的漏电流在关断区域增加。结果，在图像中产生串扰，并且发生图像质量下降，例如斑点。
技术实现思路
本专利技术的实施例提供了能够通过降低漏电流而改善图像质量的薄膜晶体管阵列基板及其制造方法。在一个方面中，提供了一种薄膜晶体管阵列基板，包括基板，位于所述基板上的栅电极，位于所述栅电极上的栅绝缘层，位于所述栅绝缘层上的有源层，所述有源层包括沟道，位于所述有源层上的欧姆接触层，以及通过所述欧姆接触层而分别与所述有源层的两侧连接的源电极和漏电极，其中所述栅绝缘层包括位于所述有源层附近的磷掺杂层。在另一方面，提供了一种用于制造薄膜晶体管阵列基板的方法，包括在基板上形成栅电极，在所述栅电极上形成栅绝缘层，在所述栅绝缘层上掺杂磷(P)，以形成磷掺杂层，在所述栅绝缘层上形成有源层和欧姆接触层，以及形成源电极和漏电极，所述源电极和漏电极通过所述欧姆接触层而分别与所述有源层的两侧连接。附图说明包括附图以提供对本专利技术的进一步理解并且并入说明书中且组成该说明书的一部分，附图示出了本专利技术的实施方式并与说明书文字一起用于解释本专利技术的原理。在附图中：图1是根据本专利技术示例性实施例的薄膜晶体管阵列基板的剖视图；图2是图1的区域“A”的放大视图；图3A是表示根据磷(P)掺杂浓度的阈值电压的图表，图3B是表示根据磷(P)掺杂浓度的导通电流的图表；图4是表示有源层和栅绝缘层的每一个中包含的磷(P)浓度的图表；图5A和5B示出根据本专利技术示例性实施例的磷掺杂层的结构；图6A至6G是顺序地示出根据本专利技术示例性实施例的用于制造薄膜晶体管阵列基板的方法的每一阶段的剖面图；以及图7表示是基于根据本专利技术示例性实施例的实验例和比较例而制造的薄膜晶体管导通电流和关断电流特性的图表。具体实施方式现在将详细参考本专利技术的实施例，附图中图示出了这些实施例的范例。尽可能地，在整个附图中使用相同的附图标记表示相同或者类似的部分。应注意的是，如果确定已知技术可能会误导本专利技术的实施例，将省略这些已知技术的详细说明。图1是根据本专利技术示例性实施例的薄膜晶体管阵列基板的剖视图。图2是图1的区域“A”的放大视图。如图1中所示，根据本专利技术实施例的薄膜晶体管(TFT)阵列基板包括基板100，位于基板100上的栅电极110，用于隔离栅电极110的栅绝缘层120，位于栅绝缘层120上的有源层130，位于有源层130上的欧姆接触层135，以及通过欧姆接触层135而分别连接到有源层130的两侧的源电极140a和漏电极140b。更具体地说，基板100由透明玻璃、塑料或者金属形成，栅电极110位于基板100上。栅绝缘层120位于栅电极110上，以隔离栅电极110。栅绝缘层120包括绝缘层121和磷掺杂层122。绝缘层121由硅的氮化物或者硅的氧化物形成，磷掺杂层122是通过用磷(P)掺杂硅的氮化物层或者硅的氧化物层(即绝缘层121)而形成的。磷掺杂层122接触栅绝缘层120的表面，绝缘层121在磷掺杂层122下方形成，并构成栅绝缘层120。有源层130位于栅绝缘层120上，欧姆接触层135位于有源层130上。有源层130是具有沟道的半导体层，并由非晶硅形成。欧姆接触层135降低有源层130与源极140a和漏电极140b之间的接触电阻，并由n+型非晶硅形成。源电极140a和漏电极140b通过欧姆接触层135而分别连接到有源层130的两侧。如图1中所示，源电极140a和漏电极140b可以分别覆盖有源层130的两端。替代地，源电极140a和漏电极140b可以仅仅接触欧姆接触层135。源电极140a和漏电极140b中的每一个的结构并未受到特别限制。设置钝化层150以覆盖具有栅电极110、有源层130、源电极140a和漏电极140b的薄膜晶体管。像素电极160穿过钝化层150，并与源电极140a和漏电极140b之一连接。如图2中所示，因为栅绝缘层120中包括的磷掺杂层122是通过掺杂磷而形成的，因此磷以预定浓度分布到栅绝缘层120的表面中。特别是，磷掺杂层122接触有源层130，因而影响有源层130的空穴电流。通常，栅绝缘层120和有源层130之间的界面处的载流子的生成与流动是根据材料特性而决定的。在本专利技术的实施例中，栅绝缘层120和有源层130之间的界面(即，栅绝缘层120的表面)掺杂了磷(P)以形成磷掺杂层122，从而降低了有源层130中的空穴流动。因而，磷掺杂层122不阻碍电子的流动，而阻碍空穴的流动。因此，可以减小关断电流，并且可以增加开/关电流比。图3A是表示根据磷(P)掺杂浓度的阈值电压的图表，图3B是表示根据磷(P)掺杂浓度的导通电流的图表。图4是表示有源层和栅绝缘层的每一个中包含的磷(P)浓度的图表。磷掺杂层122中包含的磷(P)掺杂浓度主要取决于薄膜晶体管的电特性。如图3A中所示，随着磷(P)掺杂浓度增加，阈值电压降低。如图3B中所示，随着磷(P)掺杂浓度减少，导通电流增加。因此，在本专利技术的实施例中，磷掺杂层122中包含的磷(P)掺杂浓度可以大约是1017至1021/cm3。当磷(P)掺杂浓度等于或者小于大约1021/cm3时，可以防止薄膜晶体管的特性降低，包括亚阈值斜率倾斜(hanging)、导通电流减少，等等。此外，当磷(P)掺杂浓度等于或者大于大约1017/cm3时，可以减小关断电流。如图4中所示，从栅绝缘层120的表面起测量，磷掺杂层122的厚度等于或者小于大约因为磷掺杂层122是通过等离子处理形成的，因此用磷(P)对栅绝缘层120的表面进行深掺杂花费非常多的时间和成本。图5A和5B示出根据本专利技术实施例的磷掺杂层的结构。在图1中所示的TFT阵列基板的结构中，可以在栅绝缘层120的整个表面上形成磷掺杂层122。而另一方面，如图5A中所示，可以仅仅在接触有源层130的一部分栅绝缘层120上形成磷掺杂层122。在这一情况下，磷掺杂层122具有与有源层130相同的本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列基板，包括：基板；位于所述基板上的栅电极；位于所述栅电极上的栅绝缘层；位于所述栅绝缘层上的有源层，所述有源层包括沟道；位于所述有源层上的欧姆接触层；以及通过所述欧姆接触层而分别与所述有源层的两侧连接的源电极和漏电极，其中所述栅绝缘层包括位于所述有源层附近的磷掺杂层。

【技术特征摘要】
2012.02.29 KR 10-2012-00208401.一种薄膜晶体管阵列基板，包括：基板；位于所述基板上的栅电极；位于所述栅电极上的栅绝缘层；位于所述栅绝缘层上的有源层，所述有源层包括沟道并且由非晶硅形成；位于所述有源层上的欧姆接触层，所述欧姆接触层接触所述有源层；以及通过所述欧姆接触层而分别与所述有源层的两侧连接的源电极和漏电极，其中所述栅绝缘层包括位于所述有源层附近的磷掺杂层，其中所述磷掺杂层具有与所述有源层的沟道相同的面积，并且接触所述有源层的沟道。2.如权利要求1所述的薄膜晶体管阵列基板，其中从栅绝缘层的表面起测量，所述磷掺杂层的厚度等于或者小于3.如权利要求1所述的薄膜晶体管阵列基板，其中所述磷掺杂层中包含的磷掺杂浓度为1017至1021/cm3。4.如权利要求1所述的薄膜晶体管阵列基板，...

【专利技术属性】
技术研发人员：赵容秀，文教浩，安炳龙，河灿起，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：