在运行状态下藉由减少每个时钟的指令率的省电操作制造技术

本发明专利技术涉及在运行状态下藉由减少每个时钟的指令率的省电操作。其中一种微处理器包括多个功能性单元以及多个控制暂存器。控制暂存器可进行写入以致使功能性单元启动至少一动作，其中动作是当微处理器操作于一最低性能操作状态时，降低每一时钟的指令率，包括切换依序执行与非依序、串行存取与并行存取、发送单一指令与多个指令、退回单一指令与退回多个指令、转译单一指令与多个指令和/或格式化多个指令与单一指令。另外，当至少一情况满足时，动作被致能：执行在最低性能操作状态超过一既定时间、执行在一较高性能操作状态不超过一既定时间、使用者没有禁能动作以及微处理器与操作系统支持多个操作状态。

【技术实现步骤摘要】
在运行状态下藉由减少每个时钟的指令率的省电操作
本专利技术涉及一种省电方法，特别是涉及一种应用于微处理器的省电方法。
技术介绍
操作系统可以控制一微处理器在各种性能状态(通常称为P-states)运行。虽然通过桌上型(desktop)或者伺服器系统(serversystems)可以减少电力以及所伴随的消耗，但当只有电池供电给装置时，利用操作系统来控制微处理器的性能状态以延长电池的时间成为一个重要的议题。举例而言，当操作系统检测到工作量相对低时(例如，使用者仅在观看DVD时，微处理所需的操作电量即相对的较小)，操作系统可要求微处理器操作在一低性能状态(performance-reducedstate)。一般而言，低性能状态包括将微处理器执行于一较低的时钟频率(reducedclockfrequency)，以及一较低的操作电压(reducedoperatingvoltagelevel)。再举例而言，当操作系统需要操作在最低的性能操作状态时(lowestperformancerunningstate)，微处理器会降低其操作频率至微处理器仍可进行操作的处理器总线(processorbus)的时钟频率的最低倍频(Ratio)，并且要求电源供应器将供应电源降低至微处理器仍可进行操作在最低倍频的最低操作电压。又举例而言，微处理器可包括一相锁回路(phase-lockedloop，PLL)用以接收总线时钟讯号，并且相应地产生核心时钟讯号(coreclocksignal)以作为总线时钟频率的倍频。另外，相锁回路所能产生的倍频数目有限，因此具有一最低倍频。无论如何，就算在最低的性能操作状态下，执行软件所施加在微处理器上的工作量(例如，工作系统以及应用程序所施加的工作量)仍然相对的较小，微处理器亦会因此造成长时间的闲置，导致电源的浪费。举例而言，软件可能仅处于藉由一计时器(occasionaltimer)计时以等待使用者输入的状态(例如，鼠标或者键盘的点击)。一般而言，为了从最低性能操作状态更近一步地降低其电力消耗，微处理器必须自正常工作状态(runningstate)转换至一睡眠状态(sleepingstate)或者一电源状态(powerstate，一般称为C-states)，其中微处理器停止执行指令并且执行其他节电措施(powersavingmeasures)，例如禁能(disable)微处理器的时钟讯号或者移除微处理器中的部分电源(例如移除快取存储器的电源)，如图1所示。图1是用性能状态(performancestates)以及电源状态(powerstates)为函数所绘制的微处理器的电源消耗图。然而，除非操作系统的指令要求微处理器进入睡眠状态，否则微处理器无法进入睡眠状态。因此，当微处理器仍然处于一操作状态无法降低其操作频率时，需要一种可以降低电源消耗的方法。
技术实现思路
本专利技术的一实施例中提供一种微处理器包括多个功能性单元以及多个控制暂存器。控制暂存器可进行写入以致使功能性单元启动一个或者多个动作，其中动作是用以当微处理器操作于一最低性能操作状态时，降低每一时钟的指令率，以减少微处理器的电源消耗。其中，最低性能操作状态包括一非睡眠状态，并且微处理器在非睡眠状态中操作于微处理器所支持的最低时钟频率。本专利技术的另一实施例中提供一种省电方法，其中省电方法适用于一微处理器。省电方法包括接收用以致使微处理器进入一最低性能操作状态的一命令，其中最低性能操作状态包括一非睡眠状态，并且微处理器在非睡眠状态中操作于微处理器所支持的最低时钟频率。省电方法还包括启动用以减少电源消耗的一个或者多个动作，其中动作是当微处理器相应于所接收用以进入最低性能操作状态的命令而操作于最低性能操作状态时，降低微处理器每一时钟的指令率。附图说明图1是以一微处理器的性能状态以及电源状态为函数的电源消耗的示意图。图2是本专利技术一微处理器的方块图。图3是本专利技术图2所示的微处理器的操作流程图。附图符号说明102指令快取存储器104指令格式器106格式化指令缓冲器108指令翻译器112暂存器别名表114指令发送单元116A～116N执行单元118指令退回单元122特别模块暂存器124熔丝126控制暂存器128性能状态切换计数器132使用者禁能标志134计数器138存储器子系统142微码144快取存储器146快取存储器具体实施方式以下将详细讨论本专利技术各种实施例的装置及使用方法。然而值得注意的是，本专利技术所提供的许多可行的专利技术概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本专利技术的装置及使用方法，但非用于限定本专利技术的范围。当微处理器为了减少电源消耗而操作在所支持的最低核心时钟频率时，本专利技术的实施例中所提供的微处理器可选择性并且有效率地藉由一个或者多个不同的动作，来减少微处理器的每一时钟的指令(instructionsperclock，IPC)率。如下所述，但本专利技术不限于此：(1)虽然微处理器通常可能不根据程序顺序执行指令(out-of-order)，但致使指令根据程序顺序执行(in-orderexecution)。让指令根据程序顺序执行的动作可减少推测所执行的指令(speculativelyexecutedinstructions)的数量、减少之后必须取消或者重复执行的指令的数量，并且减少因执行随后被取消或者被重复执行的指令所造成的电源浪费。值得注意的是，上述的随后会被取消或者被重复执行的指令并不会对完成目前所执行的程序提供任何帮助。(2)虽然微处理通常可能在每一时钟周期会发送多个(例如，3个)指令(上述动作称为superscalarissue)，但使得每一时钟周期(perclockcycle)仅发送(issue)一个指令(上述动作称为scalarissue)。让每一时钟周期仅发送一个指令的动作可减少执行单元的使用率，并且节省电源消耗。(3)虽然微处理器通常可能在每一时钟周期会格式化多个(例如，4个)指令，但在每一时钟周期仅格式化一个由从一指令快取存储器(instructioncache)所撷取的一可变长度指令串流(variable-lengthinstructionstream)的指令。在一个可变长度指令集(variable-lengthinstructionset)的架构(architecture)中，一字节串流(streamofinstructionbytes)是从指令快取存储器中撷取而来的，并且所撷取的字节串流必须被格式化为多个离散指令(discreteinstructions)，使得个别的指令可被解码并且可被转译为更简单的微指令(microinstructions)，以传送至执行单元加以执行。因此，微处理器必须决定字节串流中指令与指令间的边界(boundaries)。举例而言，在每一时钟周期仅格式化一个指令相较于在每一时钟周期格式化三个指令简单许多，并且每一时钟周期仅格式化一个指令所需的电力相较于在每一时钟周期格式化三个指令所需要的电力少。再者，在每一时钟周期仅格式化一个指令会使得等待发送至执行单元的指令减少，使得执行单元的使用量减少，以节省电源。(4)虽然微处理器通常可能是以平行方式(parallelfashion)在快取层次结构中存取各种快取本文档来自技高网...

【技术保护点】
一种微处理器，包括：多个功能性单元；以及多个控制暂存器，可进行写入以致使上述功能性单元启动一个或者多个动作，其中上述动作是用以当上述微处理器操作于一最低性能操作状态时，降低每一时钟的指令率，以减少上述微处理器的电源消耗；其中，上述最低性能操作状态包括一非睡眠状态，并且上述微处理器在上述非睡眠状态中操作于上述微处理器所支持的最低时钟频率。

【技术特征摘要】
2012.03.19 US 61/612,437;2013.01.23 US 61/755,6971.一种微处理器，包括：多个功能性单元；以及多个控制暂存器，可进行写入以致使上述功能性单元启动一个或者多个动作，其中上述动作是用以当上述微处理器操作于一最低性能操作状态并且多个既定情况中的至少一个存在时，降低每一时钟的指令率，以减少上述微处理器的电源消耗；其中，上述最低性能操作状态包括一非睡眠状态，并且上述微处理器在上述非睡眠状态中操作于上述微处理器所支持的最低时钟频率，其中上述功能性单元包括一指令格式器，其中用以减少电源消耗的上述一个或者多个动作包括：上述指令格式器由每一时钟周期格式化由从一指令快取存储器所撷取的字节串流的多个指令，切换为每一时钟周期格式化由从上述指令快取存储器所撷取的字节串流的一个指令，其中从上述指令快取存储器所撷取的字节串流包括多个可变长度指令，其中上述格式化的步骤包括决定从上述指令快取存储器所撷取的字节串流中的上述可变长度指令间的边界，其中上述多个既定情况包括：一计算分数小于一既定分数，其中上述计算分数是根据多个较高性能操作状态中的每一个所花费的时间的一加权平均所计算获得的，每一较高性能操作状态分别具有不同的既定时间周期，其中上述多个既定情况包括：最近一次转换到上述最低性能操作状态前，上述微处理器操作于上述多个较高性能操作状态中的一最高性能操作状态的时间不超过一既定时间周期。2.根据权利要求1所述的微处理器，其中上述一个或者多个动作包括：上述功能性单元由不根据程序顺序执行指令，切换为根据程序顺序执行指令。3.根据权利要求1所述的微处理器，其中上述功能性单元包括一指令发送单元，其中用以减少电源消耗的上述一个或者多个动作包括：上述指令发送单元由每一时钟周期发送多个指令，切换为每一时钟周期发送一个指令。4.根据权利要求1所述的微处理器，其中上述功能性单元包括一指令退回单元，其中用以减少电源消耗的上述一个或者多个动作包括：上述指令退回单元由每一时钟周期退回多个指令，切换为每一时钟周期退回一个指令。5.根据权利要求1所述的微处理器，其中上述功能性单元包括一存储器子系统，其中用以减少电源消耗的上述一个或者多个动作包括：上述存储器子系统由以平行方式存取上述微处理器的多个快取存储器，切换为由串行方式存取上述微处理器的上述快取存储器。6.根据权利要求1所述的微处理器，其中上述功能性单元包括一指令转译器，其中用以减少电源消耗的上述一个或者多个动作包括：上述指令转译器由每一时钟周期将多个巨集指令转译为多个微指令，转换为每一时钟周期将一个巨集指令转译为多个微指令。7.根据权利要求6所述的微处理器，其中用以减少电源消耗的上述一个或者多个动作包括：上述指令转译器在将上述巨集指令转译为多个微指令的过程中，禁能指令熔断。8.根据权利要求1所述的微处理器，其中上述多个既定情况包括：上述微处理器操作于上述最低性能操作状态的时间，超过最近的一既定时间周期至少一既定百分比。9.根据权利要求1所述的微处理器，其中上述多个既定情况包括：上述微处理器支持多个性能操作状态。10.根据权利要求1所述的微处理器，其中上述多个既定情况包括：上述微处理器检测到操作于上述微处理器的一操作系统支持多个性能操作状态。11.根据权利要求1所述的微处理器，其中上述...

【专利技术属性】
技术研发人员：GG亨利，泰瑞派克斯，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：