无需存储器的DTMB中准循环矩阵高速乘法器制造技术

本发明专利技术提供了一种无需存储器的DTMB中准循环矩阵高速乘法器，用于实现DTMB标准多码率QC-LDPC近似下三角编码中向量m与准循环矩阵F的乘法运算，该乘法器包括7组对向量m数据段和移位寄存器内容进行部分比特相加的多输入模2加法器、7个存储被循环左移1位的和的127位移位寄存器。本发明专利技术提供的准循环矩阵高速乘法器兼容所有码率，无需存储器，减少了逻辑资源，具有结构简单、功耗小、成本低等优点。

【技术实现步骤摘要】

【技术保护点】
一种无需存储器的DTMB中准循环矩阵高速乘法器，当采用近似下三角编码方法对DTMB标准多码率QC?LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵Fi,j构成的阵列，fi,j是循环矩阵Fi,j的生成多项式，u×u个fi,j构成了生成多项式矩阵f，f第j列的所有循环矩阵生成多项式构成了fj，其中，b、i、j和u均为非负整数，0≤i加；多输入模2加法器A3、A4，分别根据η=0.6码率f0、f1对向量m数据段和移位寄存器R3、R4的内容进行部分比特相加；多输入模2加法器A5、A6，分别根据η=0.8码率f0、f1对向量m数据段和移位寄存器R5、R6的内容进行部分比特相加；移位寄存器R0,R1,R2，分别存储多输入模2加法器A0,A1,A2的和被循环左移1位后的结果以及η=0.4码率最终的校验段p0,p1,p2；移位寄存器R3、R4，分别存储多输入模2加法器A3、A4的和被循环左移1位后的结果以及η=0.6码率最终的校验段p0、p1；移位寄存器R5、R6，分别存储多输入模2加法器A5、A6的和被循环左移1位后的结果以及η=0.8码率最终的校验段p0、p1。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张鹏，刘志文，张燕，
申请(专利权)人：荣成市鼎通电子信息科技有限公司，
类型：发明
国别省市：