印制电路板制造技术

在一些分区带有多层子区域的印制电路板(13)，其特征在于设有至少一个置于外部并带有导电路径(10、10’)的导电箔，介电绝缘层(3、3’)被布置在其内侧上的至少一个子区域中，并在其内侧表面上包含导电路径(4、4’)，而带有绝缘层和导电路径的该至少一个导电箔经由半固化层(85)而与另一印制电路板结构连接。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及印制电路板，特别是涉及在一些分区带有多层子区域的印制电路板。
技术介绍
从W02011/003123A1 (奥特斯)已知一方法和通过该方法的方式生产的印制电路板(PCB)。在此案中，该印制电路板包含两个或以上PCB子区域，其中各子区域包含至少一个导电层或元件或导电片。该些子区域在其侧向表面上彼此机械地连接或电连接。在该些子区域上施加至少一个导电层，其可被布置成单层或多层的配置，而镀通孔从此通往该些子区域的导电层或元件。该说明书描述了多种变体，其有关将该些子区域插入较大的印制电路板区域或底板，亦有关彼此相邻的子区域之间的机械连接和电连接。在一个变体中，提供了硬性和软性印制电路板区域的组合。W02011/026165A1 (奥特斯)亦描述了包含两个或以上子元件的印制电路板，该些子元件在其侧向边缘与其他元件或较大的共同元件连接，其中该些侧向边缘可包含用于联锁成相互啮合的结构。在印制电路板的生产中，该些可被布置成多层的个别元件通过例如留下200μ的距离而被连结，并其后通过引入粘合剂和其后的固化而彼此连接。提供所述方法的目的是为了在一方面便于生产该印刷电路板，并在另一方面特意通过沿粘合接点切割而使子区域进行交换。US2009/0321921A1 (奥特斯)公开了包含两个表面和在内部带有印制电路板的半导体封装，其带有的半导体模块被容纳在以绝缘物料形成的层的凹陷处中，并与第一导电结构连接，该第一导电结构被设在该第一表面的绝缘层内侧上。该第二表面的外部上设有第二导电结构，并在该两个导电结构中设有镀通孔。该第一表面的绝缘层外侧上设有另一半导体元件，该半导体元件经由通过在该绝缘层中的孔的电搭接而与该导电结构连接。该另一半导体元件被嵌入到覆 盖了整个第一表面的膜塑料中，而该封装的第二表面上设有焊锡球，用于连接电路布置或电路板。US2010/0103634A1 (Funaya-NEC)涉及的印制电路板带有嵌入到树脂中的电子元件，如集成电路，而印制电路板在其表面两侧上均带有导电结构，而该些元件直接从导电层的内侧被连接。亦显示了在其表面各侧上分别包含两个导电结构的印制电路板，其由绝缘层分隔，而其中四个导电结构全部都可经由镀通孔而分别被连接。该说明书亦说明了堆叠两个这样的印制电路板，以及以导电浆料或粘合层的方式进行的电连接或机械连接。ΕΡ2141972Α1 (村田)公开了一印制电路板模块，其中相对较高的第一元件(如集成电路)和在导电结构上的第二子元件被布置在于其两侧上均带有导电结构的基本印制电路板上。子基本印制电路板同样在其两侧上均带有导电结构，在该子基本印制电路板上包含了子元件，然而另一较该第一元件矮的电路元件(如集成电路)被布置在导电层上。该子元件的元件嵌入在树脂层中，并由屏蔽电极向上覆盖。该第一元件和高度相约并现被置于该基本印制电路板上的子元件亦嵌入在树脂中，并由第二屏蔽电极向上覆盖。镀通孔将该两个屏蔽电极连接，而在该两个导电结构、该两个基本印制电路板以及该子基本印制电路板之间亦设有镀通孔。
技术实现思路
本技术的目的为提供在一些分区包含多层子区域的印制电路板，而不会导致在所提供的印制电路板中插入多层印制电路板区域的已知问题，例如切割出相应的可用空间、将该子区域与该印制电路板的余下部分对齐、该四层子区域与如该两层印制电路板的电连接等。此目的通过如上述该种印制电路板的方式而得以实现，该印制电路板通过如本技术所述的方法生产，其中设有第一和第二外导电箔，介电绝缘层被布置在至少一个导电箔的内侧上的至少一个子区域中，而该至少一个介电绝缘层在其内侧表面上包含导电路径，其经由至少一个镀通孔而与相邻的导电箔连接，而在置于外部的导电箔之间的余下空间以半固化层填充。在合适的变体中，该至少一个导电箔的外表面被结构化。为了实现该印制电路板的柔韧性，可提供成其中部区域配置得较薄，其中两个置于外部的导电箔被部分地去除。为了简化配置和节省成本，可提供成该些导电路径被布置成连同置于所述导电路径之间的半固化层区域的电容器。在可经济地生产的变体中，可提供成该些绝缘层被印制到该些导电箔上。当该些导电路径被印制到该些绝缘层上时，亦可为有利的。在另一变体中，可提供成该另一印制电路板结构为传统印制电路板。附图说明下文将参照实施例而更详细地说明本技术和更多优点，该些实施例通过在附图中的例子的方式显示，其中:图1a和图1b显示了提供了带有介电绝缘物的第一导电层的示意简图；图1c显示了沿图1b的线Ic-1c的截面图；图2a显示了施加至该绝缘层的导电路径的示意简图；图2b显示了沿图2a的线IIb-1Ib的截面图；图2c显示了带有凹槽的第一半固化层的示意简图；图2d显示了在将如图2b和2c所述的部件连结后，该印制电路板的子组件；图3显示了以类似方式生产的印制电路板的子组件的截面图；图4显示了以无凹槽的另一半固化层将该些子组件连结；图5显示了在将图4的部件连结后，所取得的组件的截面图；图6显不了在该两个外侧表面上生产导电路径后,如图5所述的组件的截面图；图7显示了在该些内外导电路径之间带有连接点的已完成的印制电路板；图8显示了如本技术所述的印制电路板的变体的示意简图，其带有软性的中部部分；图9显示了如图8所述的组件的俯视图；图10显示了如本技术所述的印制电路板的又一实施例的截面图，其带有部分属三层的组件；以及图11显示了如本技术所述的印制电路板的另一变体。具体实施方式下文将参照图1a至图11，说明用于生产如本技术所述的多层印制电路板的优选方法。将提供第一导电箔1，如18μπι的Cu箔(图la)，在所示实施例中，其为矩形的并亦可在其角落区域中包含四个对准标记2或孔。该些对准标记2已预先被引入到该Cu箔中，并被用作其后在该Cu箔上进行丝网印刷步骤时对齐。然后，可在稍后时间使用该些同样的对准标记2，例如用于在照相制板步骤中作参照，并确保该已印制的结构与该“照相制板结构”对齐。此外，这些对准标记亦可用作将个别Cu箔与该已印制的结构对齐。然后，将在该第一导电箔I的一侧印上绝缘层3，其覆盖该导电箔I的子区域。这介电层可由以环氧基为基础的物料组成，并可通过使用该些对准标记2，无误地以丝网印刷处理方式进行施加。该介电层的厚度通常介乎例如5和40μπι之间。图1b和Ic显示了带有施加了绝缘层3的该第一导电箔I。在下一步骤中，在该绝缘层3上施加导电路径4，而就用途而言印刷处理(特别是喷墨印刷)同样适合。以铜组成的导电路径的厚度通常例如为I至20 μ m。将在其上设有第一半固化层5，该第一半固化层的维度与该导电箔I的维度相对应，其包含凹槽6，而在优选实施例中，其大小和几何形状与介电层3的大小和几何形状相对应。换言之，该凹槽6可以较大，并深得足以在随后的步骤中，在该导电箔I上施加该半固化层5时可使得带有该些导电路径4的绝缘层3变得位于在该凹槽6内，而这是在图2d中显示的，该图显示了被生产的印制电路板的`第一子组件7。现将如图1a至2d所示的步骤，以类似方式生产第二印制电路板I’。因此，这组件亦在该导电箔I’上包含绝缘层3’，并可选择性地包含对准标记2’、在该绝缘层3’上的导电路径4’，其中该布局可与在该第一导电箔I上的导电路径4中的其中之一不同,而第本文档来自技高网...

【技术保护点】
印制电路板，其在一些分区带有多层子区域，其特征在于设有至少一个置于外部的导电箔(1、1’)，介电绝缘层(3、3’)被布置在其内侧上的至少一个子区域中，并在其内侧表面上包含导电路径(4、4’)，而带有介电绝缘层和导电路径的该至少一个导电箔经由半固化层而与另一印制电路板结构连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：亚历山大·卡斯帕，迪特马·特罗分尼克，希瓦鲁德拉帕拉维·汉亚尔，迈克尔·葛斯勒，
申请(专利权)人：奥特斯中国有限公司，
类型：实用新型
国别省市：