延迟锁相回路电路及延迟锁相方法技术

延迟锁相回路电路及延迟锁相方法。本发明专利技术公开了一延迟锁相回路电路，包含有一压控延迟线路，用来根据一输入频率源以及一控制电压，产生多个特定相位差动信号以及一反馈信号；一检测器，用来比较该输入频率源以及该反馈信号的相位与频率当中至少之一者，以产生至少一检测信号；一电荷泵浦，用来根据该至少一检测信号，产生该控制电压；以及一相位选择缓存器，用来根据该多个特定相位差动信号，产生该输出频率源；其中每一特定相位差动信号包含至少一正相信号以及一反相信号，且该反馈信号是为该多个特定相位差动信号当中之一者的该反相信号。

【技术实现步骤摘要】
延迟锁相回路电路及延迟锁相方法
本专利技术涉及一种延迟锁相回路电路及延迟锁相方法，尤其涉及一种反馈一反相信号的延迟锁相回路电路及延迟锁相方法。
技术介绍
在已知技术中，延迟锁相回路电路必须通过N个延迟组件，将输入频率源进行时序上的N级延迟，并反馈一正相频率信号，用以栓锁特定相位的频率源。请参考图1，图1为已知技术一延迟锁相回路电路10的示意图。如图1所示，延迟锁相回路电路10包含一压控延迟线路100、一相位/频率检测器102、一电荷泵浦104以及一回路滤波器(loopfilter)106。压控延迟线路(voltagecontrolleddelayline，VCDL)100接收一输入频率源CLK_IN后，通过N个延迟单元DC_1～DC_N产生N级延迟，以直接产生一反馈信号CLK_FB至相位/频率检测器102。相位/频率检测器102同时比较输入频率源CLK_IN以及反馈信号CLK_FB间的相位差异，以输出一第一检测信号UP及一第二检测信号DN至电荷泵浦104。电荷泵浦104根据第一检测信号UP及第二检测信号DN，进一步产生控制电压VC并输出至回路滤波器106。最后，回路滤波器106送出稳压后的控制电压VC至压控延迟线路100，提供N个延迟单元DC_1～DC_N为判断基准，以输出一输出频率源CLK_OUT。因此，通过已知技术，电路设计者必须通过N个延迟单元DC_1～DC_N及反馈信号CLK_FB，以实现不同需求的特定相位频率源，电路设计上较缺乏弹性；再者，受限于必须使用N个延迟单元DC_1～DC_N，输出的特定相位频率源才能有360/N的分辨率，对于低成本、低功耗、高效率的需求而言，将难以同时达成此目的。
技术实现思路
在此，公开一种延迟锁相回路电路及延迟锁相方法，其可同时提高分辨率并降低成本。根据一方面，公开一种延迟锁相回路电路，用以选择一输出频率源，该延迟锁相回路电路包含有一压控延迟线路，用来根据一输入频率源以及一控制电压，产生多个特定相位差动信号以及一反馈信号；一相位/频率检测器，用来比较该输入频率源以及该反馈信号的相位与频率当中至少之一者，以产生至少一检测信号；一电荷泵浦，用来根据该至少一检测信号产生该控制电压；以及一相位选择缓存器，用来根据该多个特定相位差动信号，产生该输出频率源；其中该多个特定相位差动信号的每一特定相位差动信号包含至少一正相信号以及一反相信号，且该反馈信号是为该多个特定相位差动信号当中之一者的该反相信号。根据另一方面，公开一种延迟锁相方法，包含有根据一输入频率源以及一控制电压，产生多个特定相位差动信号以及一反馈信号；比较该输入频率源以及该反馈信号的相位与频率当中至少之一者，以产生至少一检测信号；根据该至少一检测信号产生该控制电压；以及根据该多个特定相位差动信号，产生一输出频率源；其中该多个特定相位差动信号的每一特定相位差动信号包含至少一正相信号以及一反相信号，且该反馈信号是为该多个特定相位差动信号当中之一者的该反相信号。附图说明图1为已知技术一延迟锁相回路电路的示意图。图2为本实施例一延迟锁相回路电路的示意图。图3为图2中相位选择缓存器的细部示意图。图4为本实施例的一延迟锁相流程的示意图。图5为本实施例的多个特定相位差动信号相比较于已知技术的示意图。图6为本实施例延迟锁相回路电路在不同输入频率源下相比较于已知技术的示意图。其中，附图标记说明如下：10、20延迟锁相回路电路100、200压控延迟线路102相位/频率检测器104、204电荷泵浦2040、2042电荷泵浦单元106、206回路滤波器2002相位选择器202检测器2020相位检测器2022频率检测器208相位选择缓存器2080选择器2082转换模块CLK_FB反馈信号CLK_IN、T_CK1、T_CK2输入频率源CLK_OUT输出频率源CLK_SEL1～CLK_SELm特定相位差动信号DC_1～DC_N、DN_1～DN_m延迟单元DN1、DN2第二检测信号PHASE_SEL、PN_SEL致能信号TCK周期T_DELAY工作范围TOLD_VC1、TOLD_VC2、反应时间TNEW_VC3、TNEW_VC4UP1、UP2第一检测信号VC控制电压具体实施方式请参考图2，图2为本实施例一延迟锁相回路电路20的示意图。如图2所示，延迟锁相回路电路20除包含一压控延迟线路(voltagecontrolleddelayline，VCDL)200、一检测器202、电荷泵浦204以及一回路滤波器(loopfilter)206外，还包含一相位选择缓存器208。检测器202是经配置以比较一输入频率源CLK_IN以及一反馈信号CLK_FB的相位或频率当中至少之一者，以产生至少一检测信号代表比较结果。图2也显示相位/频率相位/频率检测器202的细部结构的一实施例。在此实施例中，检测器202可包含一相位检测器2020。相位检测器2020比较输入频率源CLK_IN以及反馈信号CLK_FB之间的相位差异，以分别输出第一检测信号UP1、UP2的检测结果至电荷泵浦204。此外，检测器202还可包含一频率检测器2022，串接至电荷泵浦204。此频率检测器2022可比较输入频率源CLK_IN以及反馈信号CLK_FB之间的频率差异，第二检测信号DN1、DN2的检测结果至电荷泵浦204。电荷泵浦204是依据检测器202所输出的至少一个检测信号，输出一控制电压至回路滤波器206。回路滤波器206继而可将控制电压VC稳定在一预设电压范围，并输出至压控延迟线路200。图2也显示检测器202的细部结构的一实施例。电荷泵浦204可由至少一个电荷泵浦单元构成。在此实施例中，电荷泵浦204包括第一与第二电荷泵浦单元2040、2042，分别根据第一检测信号UP1、UP2与第二检测信号DN1、DN2，判断输入频率源CLK_IN及反馈信号CLK_FB之间的相位差异以及频率差异，进而判断时序上需要提供输入频率源CLK_IN多少的补偿电压值，并输出控制电压VC至回路滤波器206。压控延迟线路200是经配置以根据输入频率源CLK_IN以及一控制电压VC，产生多个特定相位差动信号CLK_SEL1～CLK_SELm并提供给相位选择缓存器208，以及产生一反馈信号CLK_FB并提供给检测器202。其中每一特定相位差动信号皆包含一正相信号以及一反相信号。而反馈信号CLK_FB为该多个特定相位差动信号CLK_SEL1～CLK_SELm当中之一者的反相信号。图2也显示压控延迟线路200的细部结构的一实施例。在此实施例中，压控延迟线路200包含延迟单元DN_1～DN_m、一相位选择器2002以及一转换模块2004。首先，压控延迟线路200接收一输入频率源CLK_IN后，先通过转换模块2004转换为一输入差动信号，以提供给最前一延迟单元DN_1作为输入信号。接着，通过延迟单元DN_1～DN_m彼此串接，输入频率源CLK_IN在时序上是依序产生不同相位延迟的特定相位差动信号CLK_SEL1～CLK_SELm，而每一特定相位差动信号皆包含一正相信号以及一反相信号，其中正相信号及反相信号具有相同的振幅但相位相差180度，而最后一个延迟单元DN_m输出其特定相位差动信号(包含正相信号与反相信号)至相位选择器本文档来自技高网...

【技术保护点】
一种延迟锁相回路电路，包含有：一压控延迟线路，其特征在于，用来根据一输入频率源以及一控制电压，产生多个特定相位差动信号以及一反馈信号；一检测器，用来比较该输入频率源以及该反馈信号的相位与频率当中至少之一者，以产生至少一检测信号；一电荷泵浦，用来根据该至少一检测信号产生该控制电压；以及一相位选择缓存器，用来根据该多个特定相位差动信号，产生一输出频率源；其中该多个特定相位差动信号的每一特定相位差动信号包含至少一正相信号以及一反相信号，且该反馈信号是为该多个特定相位差动信号当中之一者的该反相信号。

【技术特征摘要】
1.一种延迟锁相回路电路，包含有：一压控延迟线路，其特征在于，用来根据一输入频率源以及一控制电压，产生多个特定相位差动信号以及一反馈信号；一检测器，用来比较该输入频率源以及该反馈信号的相位与频率当中至少之一者，以产生至少一检测信号；一电荷泵浦，用来根据该至少一检测信号产生该控制电压；以及一相位选择缓存器，用来根据该多个特定相位差动信号，产生一输出频率源；其中该多个特定相位差动信号的每一特定相位差动信号包含至少一正相信号以及一反相信号，且该反馈信号是为该多个特定相位差动信号当中之一者的该反相信号；其中该压控延迟线路包含有：多个延迟单元为串联耦接，且该多个延迟单元连接该相位选择缓存器，用来根据该输入频率源以及该控制电压，产生该多个特定相位差动信号至该相位选择缓存器；以及一相位选择器，直接连接该多个延迟单元中最后一者，用来接收该多个延迟单元中最后一个延迟单元所输出的特定相位差动信号，并输出该最后一个延迟单元所输出的该特定相位差动信号的该反相信号作为该反馈信号。2.如权利要求1所述的延迟锁相回路电路，其特征在于，该相位选择缓存器包含有：一选择器，用来根据一致能信号，从该多个特定相位差动信号当中之一至多者中选择出一选定相位差动信号，其中该选定相位差动信号包含一正相信号以及一反相信号。3.如权利要求2所述的延迟锁相回路电路，其特征在于，该相位选择缓存器还包含有：一转换模块，用来转换该选定相位差动信号的该正相信号以及该反相信号为一单相信号的该输出频率源。4.如权利要求1所述的延迟锁相回路电路，其特征在于，该压控延迟线路还包含一转换模块，用来转换该输入频率源为一输入差动信号至该多个延迟单元当中之一者。5.如权利要求1所述的延迟锁相回路电路，其特征在于，该延迟锁相回路电路还包含一回路滤波器，耦接至该电荷泵浦与该压控延迟线路之间。6.如权利要求1所述的延迟锁相回路电路，其特征在于，该检测器包含一相位检测器，用来比较该输入频率源以及该反馈信号的相位，以产生该至少...

【专利技术属性】
技术研发人员：杨子震，李建锡，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：