基于CPCI总线的高频地波雷达数据采集和处理装置制造方法及图纸

本实用新型专利技术涉及基于CPCI总线的高频地波雷达数据采集和处理装置。该装置采用高分辨率、低抖动ADC实现模数转换，利用大规模FPGA或PDC实现数字下变频，使用大容量DDR2实现数据高速缓存，以DSP作为控制核心，同时利用DSP强大的数字信号处理能力实现脉冲压缩、距离抽样等雷达信号处理，使用CPLD实现FPGAFPP模式程序加载，使用PCI桥接芯片，采用DriverStudio内核驱动编程技术。优点：能将多块板卡同时挂在CPCI总线上便于通道扩展。信号处理能力强，能实现多通道实时信号处理。可重配置性强，能应用于其它算法的实现。具有大容量的DDR2，能实现大量数据缓存。FPGA程序加载灵活。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及雷达数字接收机领域，尤其涉及一种基于CPCI总线的高频地波雷达数据采集和处理装置。
技术介绍
高频地波雷达是一种可以连续监测大面积海域的海洋遥感设备。它利用垂直极化高频电磁波沿高导电海水表面绕射传播时能量衰减较小的特性，实现对海洋环境状态(如风、浪、流等海洋动力学参数)、海上低速移动硬目标等的监视和定位。与其他海洋探测设备相比，高频地波雷达用于海洋环境监测具有明显的优势:覆盖范围大、探测精度高、造价适度、运行费用低廉、实时性好、不受天气及海洋气象条件的影响、可以全天候工作，并能探测到视距之外的海域，是现有海洋遥感设备不可替代的关键技术，被认为是最理想的EEZ监测设备。一台高频地波雷达系统，包括发射机、接收机、频率合成器等。其中雷达接收机是该系统的核心部件之一，它的主要功能是对接收到的回波信号进行放大、滤波、变频以及其他数字化处理，同时抑制来自外部的各种干扰、杂波以及系统内部噪声，得到尽可能多的目标信息，用于进一步的信号处理和数据处理。因此，雷达接收机性能的好坏直接决定了系统目标参数提取的精度。传统高频地波雷达接收机大多数采用中频采样结构，即雷达天线接收的回波信号经过模拟前端进行一次或一次以上变频，将射频信号变为中频信号，在中频段进行带通采样和数字信号处理。这种结构虽然对数字中频接收机的ADC采样速率的要求不高，但是由于模拟前端要进行多次变频，因此使得整个接收机系统结构比较复杂，同时增加了系统内部噪声。随着电子技 术的飞速发展和不断进步，高速宽带ADC、数字下变频器和高性能数字信号处理器的出现，使得利用软件无线电构建一个通用硬件平台得以实现。将宽带A/D尽可能靠近射频天线，以便将接收到的模拟信号尽可能早的数字化，尽量通过软件来实现接收机的各种功能，使接收机更灵活、抗干扰性更强，得到更多回波信息，提高雷达性能。
技术实现思路
为了利用软件无线电构建一个通用硬件平台，本技术提出了一种基于CPCI总线的高频地波雷达数据采集和处理装置。该装置采用射频直接采样，实现多通道数据实时、灵活处理。为达到上述目的，本技术采用如下技术方案:一种基于CPCI总线的高频地波雷达数据采集和处理装置，其特征在于，所述装置包括:包含有四个高分辨率、低抖动ADC模块的模数转换电路；包含有一个大规模FPGA芯片和一个可编程的数字下变频器PDC模块的数字下变频电路；包含有四个DDR2模块的数据缓存电路；包含有一个DSP芯片且用于实现参数配置和雷达信号处理的主控电路；包含有CPLD配置模块且用于实现FPGA程序加载的配置电路；包括有PCI桥接芯片的PCI接口电路；所述模数转换电路、主控电路、数据缓存电路和PCI接口电路均与数字下变频电路相连，配置电路与数字下变频电路和PCI接口电路均相连。在上述的基于CPCI总线的高频地波雷达数据采集和处理装置，所述装置包括二组模数转换电路、数字下变频电路、数据缓存电路和主控电路；所述二组数字下变频电路和主控电路均互连。在上述的基于CPCI总线的高频地波雷达数据采集和处理装置，二组模数转换电路包括八片ADC模块，八片ADC模块的采样输出端同时与FPGA芯片和数字下变频器PDC模块相连。在上述的基于CPCI总线的高频地波雷达数据采集和处理装置，二组数字下变频电路包括二片FPGA芯片和二片数字下变频器PDC模块，FPGA芯片内部包括AD数据锁存模块、数字下变频模块、ISL5216接口模块、DDR2接口模块、数据选择模块、DSP接口模块、PCI接口模块；数字下变频器PDC模块与AD数据锁存模块相连，每组的数字下变频器PDC模块输出端与该组的FPGA芯片相连。在上述的基于CPCI总线的高频地波雷达数据采集和处理装置，二组数据缓存电路包括八片DDR2模块，每四片DDR2模块组成32位数据总线的4Gbit数据缓存，每组中的四片DDR2模块的地址、数据和控制总线与该组的FPGA芯片相连。在上述的基于CPCI总线的高频地波雷达数据采集和处理装置，二组主控电路包括二片DSP芯片，每组DSP芯片的地址、数据和控制信号与该组的FPGA芯片相连，同时每组DSP芯片的数据总线通过数据缓冲与该组的数字下变频器PDC模块相连。在上述的基于CPCI总线的高频地波雷达数据采集和处理装置，所述配置电路包括CPLD配置模块，该 芯片包括FPP配置单元。在上述的基于CPCI总线的高频地波雷达数据采集和处理装置，所述PCI接口电路包括PCI桥接芯片，该PCI桥接芯片的PCI端口与CPCI总线相连，PCI桥接芯片的LOCAL端口与FPGA芯片和CPLD配置模块均相连。本技术具有以下优点和积极效果:1、具有标准的CPCI接口，能将多块板卡同时挂在CPCI总线上便于通道扩展；2、信号处理能力强，能实现多通道实时信号处理；3、可重配置性强，能应用于其它算法的实现；4、具有大容量的DDR2，能实现大量数据缓存；5、FPGA芯片的程序加载灵活。附图说明图1为本技术的系统框图。图2为本技术的FPGA芯片内部数据流示意图。图3为本技术的FPGA芯片内部数字下变频模块工作示意图。图4为本技术的FPGA芯片内部PCI接口模块工作示意图。图5为本技术的CPLD配置模块内部FPP配置单元工作示意图。图6为本技术的DSP芯片的脉冲压缩实现原理框图。具体实施方式下面以具体实施例结合附图对本技术作进一步说明。参见图1，本技术包括以8个高分辨率、低抖动ADC模块为主体的模数转换电路，以2个大规模FPGA芯片和2个可编程数字下变频器H)C模块为主体的数字下变频电路，以8个DDR2模块为主体的数据缓存电路，以2个DSP芯片为主体的用于实现参数配置和雷达信号处理的主控电路，以CPLD配置模块为主体的用于实现FPGA芯片程序加载的配置电路，以PCI桥接芯片为主体的PCI接口电路。本实施例中，ADC模块选用LINEAR TECHNOLOGY公司的LTC2217，该芯片采样频率可达105MSPS，平均抖动85飞秒，分辨率为16位，可以是LVDS输出或CMOS输出。本实施例中，可编程数字下变频器PDC模块选用INTERSIL公司的ISL5216，该芯片可以接收高达95MSPS的AD数据输入，内部集成了四个独立的可编程的下变频通道。在ISL5216有效工作之前，需要对其配置，其中配置参数包括输入格式参数、NCO参数、CIC参数和FIR参数等，这些配置参数可通过INTERSIL公司提供的工具软件生成。DSP导入生成的参数配置文件并利用外部存储器接口访问ISL5216即可完成对ISL5216的配置。本实施例中，FPGA芯片选用Atlera公司的EP3SL1501152，FPGA芯片内部包括AD数据锁存模块、数字下变频模块、ISL5216接口模块、DDR2接口模块、数据选择模块、DSP接口模块、PCI接口模块。AD数据锁存模块与AD数据相连，用于锁存AD数据；ISL5216接口模块与ISL5216同步串口相连，用于接收经ISL5216数字下变频处理的数据；DDR2接口模块与DDR2地址、数据和控制总线相连，用于DDR2读写时序控制；DSP接口模块与DSP地址、数据和控制总线相连，用于实现DSP访问FPGA内部的数据缓存FIFO ；P本文档来自技高网...

【技术保护点】
一种基于CPCI总线的高频地波雷达数据采集和处理装置，其特征在于，所述装置包括：包含有四个高分辨率、低抖动ADC模块的模数转换电路；包含有一个大规模FPGA芯片和一个可编程的数字下变频器PDC模块的数字下变频电路；包含有四个DDR2模块的数据缓存电路；包含有一个DSP芯片且用于实现参数配置和雷达信号处理的主控电路；包含有CPLD配置模块且用于实现FPGA程序加载的配置电路；包括有PCI桥接芯片的PCI接口电路；所述模数转换电路、主控电路、数据缓存电路和PCI接口电路均与数字下变频电路相连，配置电路与数字下变频电路和PCI接口电路均相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：万显荣，方亮，
申请(专利权)人：武汉大学，
类型：实用新型
国别省市：