本发明专利技术公开了一种具有块状浮动结的碳化硅SBD器件及其制造方法，具有块状浮动结的碳化硅SBD器件包括自上往下依次分层设置的肖特基接触区、SiO2隔离介质、N-外延层、P+型的离子注入区、N+衬底区和欧姆接触区，所述P+型的离子注入区夹在所述N-外延层的中部，且将所述N-外延层分为上、下漂移区，所述P+型的离子注入区为水平均布的多个块状的浮动结。本发明专利技术将传统浮动结SBD器件的“条状”浮动结改进为“块状”，在满足所需要的击穿电压条件下，有效的增大了器件的导电通路，减小了器件的导通电阻。
【技术实现步骤摘要】
本专利技术涉及微电子
，具体涉及一种具有块状浮动结的碳化硅SBD器件及其制造方法。
技术介绍
宽禁带半导体材料是是继第一代硅、锗和第二代砷化镓、磷化铟等材料以后发展起来的第三代半导体材料。在第三代半导体材料中，碳化硅(SiC)和氮化镓(GaN)是其中的佼佼者。碳化硅材料技术已经成熟，已有高质量的4英寸晶圆。而氮化镓材料没有氮化镓衬底，外延只能依赖其他材料，其热导率只有碳化硅的四分之一，而且无法实现P型掺杂。这使得氮化镓材料在高压、大功率方面的应用受到限制，相比较而言碳化硅材料在电力电子应用领域的优势则尤为显著。SiC材料的禁带宽度约是硅的3倍，击穿电场是硅材料的8倍，热导率是硅的3倍，极大地提高了 SiC器件的耐压容量和电流密度。要达到相同的击穿电压，SiC功率器件的导通电阻只有硅器件的1/100 1/200，极大地降低了 SiC器件的导通损耗。SiC器件可以在250°C 600°C的工作温度下保持良好的器件特性，可以减少冷却散热系统，大大提高电路的集成度。由于功率密度大，器件的面积小、工作层薄，电容和储存电荷少，可以实现高的开关速度而且开关能耗小，因此高功率SiC器件可以工作在较高的频率下。与硅元件构成的电源模块相比，SiC电源模块的开关功耗约为原来的1/4，总功耗降低1/2。而在相同的功耗的情况下，开关频率是原来的4倍。SiC材料还具有高抗电磁波冲击和高抗辐射破坏的能力，能够工作在极端辐照环境下。因此，SiC器件可以使电力电子系统的功率、温度、频率和抗辐射能力倍增，效率、可靠性、体积和重量方面的性能也会大幅度改善，不仅在直流、交流输电，不间断电源，开关电源，工业控制等传统工业领域具有广泛应用，而且在太阳能、风能等新能源中也将具有广阔的应用前景。在Si功率器件中超结(`SuperJunctiong-SJ)的概念已经得到成功的应用，导通电阻明显降低，打破了硅限。但是这一结构很难在SiC器件中实现。这是由于SiC材料极低的扩散系数使得在重掺杂η型和P型漂移层之间实现电荷补偿非常困难。近年来SiC 二次外延生长技术的成熟应用为浮动结结构提供了更适宜的发展空间。这一结构已成功地应用于SiC肖特基二极管，被称为Super-SBD。Johji Nishio等人2008年得到击穿电压2700V，比导通电阻2.57mΩ.cm2,品质因数(Baliga优值)达到11.3GW/cm2。浮动结碳化硅肖特基二极管(FJ-SBD)器件相比于传统SBD器件，通过在器件的漂移区引入埋层，将器件的外延层分为两层，受到研究者的关注。近年来有关SiC FJ-SBD的研究有了很大进展，但是目前研究的主要为带有“条状”埋层形成浮动结结构的器件，而这种结构导通电阻和击穿电压之间的权衡问题依然存在，浮动结的引入在降低漂移区峰值电场的同时会导致漂移区中导电沟道的变窄，影响导电通路。
技术实现思路
本专利技术所要解决的技术问题是浮动结碳化硅SBD器件的导通电阻和击穿电压之间的权衡问题。为了解决上述技术问题，本专利技术所采用的技术方案是提供一种具有块状浮动结的碳化硅SBD器件，包括自上往下依次分层设置的肖特基接触区、SiO2隔离介质、N—外延层、P+型的离子注入区、N+衬底区和欧姆接触区，所述P+型的离子注入区夹在所述N—外延层的中部，且将所述N_外延层分为上、下漂移区，所述P+型的离子注入区为水平均布的多个块状的浮动结。在上述一种具有块状浮动结的碳化硅SBD器件中，所述N_外延层的顶面和底面之间的厚度为20 μ m，其氮离子掺杂浓度为IX IO15 IX IO16cnT3。在上述一种具有块状浮动结的碳化硅SBD器件中，所述P+型的离子注入区的厚度为0.8 μ m，其铝离子掺杂浓度为I X IO17 I X IO1W30 在上述一种具有块状浮动结的碳化硅SBD器件中，所述P+型的离子注入区和肖特基接触区之间的距离为10 μ m。在上述一种具有块状浮动结的碳化硅SBD器件中，所述浮动结的形状为长方体。在上述一种具有块状浮动结的碳化硅SBD器件中，所述浮动结的形状为六棱柱形。在上述一种具有块状浮动结的碳化硅SBD器件中，所述浮动结的形状为圆柱形。本专利技术还提供了一种上述具有块状浮动结的碳化硅SBD器件的制造方法，包括以下步骤:A10、通过外延工艺在碳化硅衬底上制作第一层外延层，形成N—外延层的下漂移区；A20、离子束蒸发淀积金属层，通过刻蚀形成P型埋层区的窗口，离子注入形成P+型浮岛结构的埋层区，即离子注入区；A30、通过第二次外延工艺在其上制作第二层外延层，形成N_外延层的上漂移区；A40、正面淀积SiO2隔离介质；A50、制作底面的欧姆接触区和顶面的肖特基接触区；A60、PI 胶钝化。本专利技术提供的一种具有块状浮动结的碳化硅SBD器件，将传统浮动结SBD器件的“条状”浮动结改进为“块状”，在满足所需要的击穿电压条件下，将有效的增大器件的导电通路，减小器件的导通电阻。附图说明图1为本专利技术提供的浮动结多行排列的碳化硅SBD器件的结构示意图；图2为本专利技术提供的浮动结交错排列的碳化硅SBD器件的结构示意图；图3为本专利技术提供的浮动结为六棱柱形的碳化硅SBD器件的结构示意图；图4为本专利技术提供的浮动结为圆柱形的碳化硅SBD器件的结构示意图。具体实施 方式如图1、图2、图3和图4所示，本专利技术提供了一种具有块状浮动结的碳化硅SBD器件，包括自上往下依次分层设置的肖特基接触区1、SiO2隔离介质2、N—外延层3、P+型的离子注入区4、N+衬底区5和欧姆接触区6，N+衬底区5为高掺杂的N型碳化硅衬底片。P+型的离子注入区4夹在N_外延层3的中部，且将N_外延层3分为上、下漂移区31、32。P+型的离子注入区4为水平均布的多个块状的浮动结。N—外延层3的掺杂和厚度对器件的击穿电压有明显影响，在器件击穿之前空间电荷区已扩展到与电极相连，则该器件将先于击穿的发生而失去阻断能力，称器件为穿通型，反之为非穿通型。非穿通型器件通常击穿电压更高一些，但同时要求N—外延层3厚度更大。N+衬底区5可以采用N型、P型或者半绝缘衬底，选择的衬底要保证生成的外延层缺陷尽量少，表面平坦。P+型的离子注入区4构成“块状”浮动结，如果N—外延层的顶面和底面之间的厚度不变，浮动结的引入将会降低PN结处的峰值电场，还能有效的解决漂移区中导电沟道的变窄的问题，不会引起电流的降低，从而增强该结构对器件导通电阻降低的效果。N_外延层的顶面和底面之间的厚度为20 μ m，其氮离子掺杂浓度为I X IO15 IXlO1W30 P+型的离子注入区的厚度为0.8μπι，其铝离子掺杂浓度为I X IO17 I X IO19Cm 3O在具体实施过程中，可以根据具体情况，在基本结构不变的情况下，进行一定的变通设计。例如:一、在满足 器件的耐压1500V的情况下，Ν_外延层3的浓度可以设计为3Χ 1015cnT3、5X 1015cnT3和7X 1015cnT3三种不同的做法。浓度的增加会使电场的斜率降低，但同时也会改变上、下漂移区31、32的耐压能力，上漂移区31的耐压能力提高，而下漂移区32的耐压能力降低，上漂移区31对浓度更敏感，导致击穿电压随浓度的增加而增加。理想状态下N_外延层3浓度不是唯一影响导通电阻和击穿电压的本文档来自技高网...
【技术保护点】
一种具有块状浮动结的碳化硅SBD器件，包括自上往下依次分层设置的肖特基接触区、SiO2隔离介质、N?外延层、P+型的离子注入区、N+衬底区和欧姆接触区，所述P+型的离子注入区夹在所述N?外延层的中部，且将所述N?外延层分为上、下漂移区，其特征在于，所述P+型的离子注入区为水平均布的多个块状的浮动结。
【技术特征摘要】
【专利技术属性】
技术研发人员：宋庆文，霍田佳，汤晓燕，张玉明，张义门，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。