半导体结构的制造方法技术

本公开内容的实施例包括一种方法：提供衬底；将多晶硅层形成在衬底上方；将第一光刻胶层形成在多晶硅层上方；在第一光刻胶层上方制造第一图案，其中，所述多晶硅层的某些部分被第一光刻胶层覆盖并且所述多晶硅层的某些部分没有被第一光刻胶层覆盖；将离子注入到没有被第一光刻胶层覆盖的多晶硅层的部分中；从多晶硅层去除第一光刻胶层；以及使用蚀刻剂去除多晶硅层的部分。本发明专利技术还提供了半导体结构的制造方法。

【技术实现步骤摘要】

本公开内容一般地涉及集成电路的制造方法，更具体地来说，涉及。
技术介绍
集成电路通常用来制造各种各样的电子器件，如存储器芯片。生产的一个目标是减小集成电路的尺寸，以增加单个元件的密度从而提高集成电路的功能。集成电路上的最小间距(相同类型的两个相邻的结构的相同点之间的最小距离，例如，两个相邻的栅极导体的相同点之间的最小距离)通常作为电路密度的典型测量方法。电路密度的增加通常受到现有光刻设备的分辨率的限制。给定的某种光刻设备能够生成的部件的最小尺寸和间距与其分辨率相关。有人已经试图将集成电路装置的间距减小到小于光刻生成的最小间距。一般地，使用多次曝光和多次图案化方案以实现半导体结构中的间距减小。然而，基于多次曝光和多次图案化方案的光刻方法需要使用复杂的多层的叠层，并且需要多个曝光步骤和刻蚀步骤。例如，对于光刻-刻蚀-光刻-刻蚀(LELE)双重图案化工艺来说，使用复杂的三层光刻叠层。LELE方案中的曝光、蚀刻、再曝光、和再蚀刻步骤制造临界尺寸偏差并且在很大程度上增加了产生缺陷的机会。总而言之，使用多次曝光和多次图案化方案减少半导体装置中的间距的传统方法很难控制并且表现出不同的结果。因此，有必要提供可以减小半导体装置中的间距的更简单和更可靠的方法。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种制造半导体结构的方法，所述方法包括:提供衬底；将多晶硅层形成在所述衬底上方；将第一光刻胶层形成在所述多晶硅层上方；在所述第一光刻胶层上方制造第一图案，其中，所述多晶硅层的一些部分被所述第一光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第一光刻胶层覆盖；将离子注入到所述多晶硅层没有被所述第一光刻胶层覆盖的部分；从所述多晶硅层去除所述第一光刻胶层；将第二光刻胶层形成在所述多晶硅层上方；在所述第二光刻胶层上方制造第二图案，其中，所述多晶硅层的一些部分被所述第二光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第二光刻胶层覆盖；将离子注入到所述多晶硅层没有被所述第二光刻胶层覆盖的部分中；从所述多晶硅层去除所述第二光刻胶层；使用蚀刻剂去除部分所述多晶硅层。在该方法中，图案化所述第一光刻胶层形成多个第一部件并且图案化所述第二光刻胶层形成多个第二部件。在该方法中，相邻的所述第一部件之间的间距与相邻的所述第二部件之间的间距基本上相同。 在该方法中，第一间隔形成在相邻的所述第一部件之间并且第二间隔形成在相邻的所述第二部件之间。在该方法中，所述第一间隔和所述第二间隔表示所述多晶硅层要进行离子注入的部分。在该方法中，栅极介电层形成在所述衬底上方。在该方法中，将所述离子垂直注入所述多晶硅层中。在该方法中，所述蚀刻剂是基本蚀刻剂。在该方法中，所述基本蚀刻剂是TMAH、NaOH, KOH、NH4OH中的至少一种。在该方法中，所述蚀刻剂去除的所述多晶硅层的部分是所述多晶硅层被所述第一光刻胶层和所述第二光刻胶层都覆盖的部分。在该方法中，所述多晶硅层已经注入有离子的部分彼此均匀间隔开。根据本专利技术的另一方面，提供了一种制造半导体结构的方法，所述方法包括:提供衬底；将多晶硅层形成在所述衬底上方；将第一光刻胶层形成在所述多晶硅层上方，所述第一光刻胶层包括:第一顶部有机层；第一中间无机层，位于所述第一顶部有机层下方；以及第一底部有机层，位于所述第一中间无机层下方。在所述第一光刻胶层上方制造第一图案，其中，所述多晶硅层的一些部分被所述第一光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第一光刻胶层覆盖；将离子注入到所述多晶硅层没有被所述第一光刻胶层覆盖的部分；从所述多晶硅层去除所述第一光刻胶层；将第二光刻胶层形成在所述多晶硅层上方；在所述第二光刻胶层上方制造第二图案，其中，所述多晶硅层的一些部分被所述第二光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第二光刻胶层覆盖；将离子注入到所述多晶硅层没有被所述第二光刻胶层覆盖的部分；从所述多晶硅层去除所述第二光刻胶层；以及使用蚀刻剂去除部分 所述多晶硅层。在该方法中，图案化所述第一光刻胶层形成多个第一部件并且图案化所述第二光刻胶层形成多个第二部件。在该方法中，相邻的所述第一部件之间的间距和相邻的所述第二部件之间的间距基本上相等。在该方法中，第一间隔形成在相邻的所述第一部件之间并且第二间隔形成在相邻的所述第二部件之间。在该方法中，所述第一间隔和所述第二间隔表示所述多晶硅层要进行离子注入的部分。在该方法中，栅极介电层形成在所述衬底上方。 在该方法中，将所述离子垂直注入所述多晶硅层中。在该方法中，所述第一中间有机层包括氧化物层。在该方法中，所述第一底部有机层包括抗反射涂层材料。附图说明将接合附图描述示例性实施例。应该理解，附图是为了说明的目的，因此没有按比例绘制。图1至图7是根据本公开内容的一个实施例表示的在制造结构的过程中的各个阶段的横截面图。图8示出了多晶硅层的离子注入量和在TMAH中的湿蚀刻率之间的关系图9至图17是根据公开内容的另一个实施例表示的在制造结构的过程中的各个阶段的横截面图。具体实施例方式以下详细讨论了说明性实施例的制造和使用。然而，应该理解，本公开内容提供了许多可以在各种具体环境中实现的可应用的专利技术性概念。讨论的具体实施例仅仅是说明性的并不限定本专利技术的范围。应该理解，当将元件(诸如层、区域或衬底)称作位于另一个元件上方时,该元件可以直接位于其它元件上方或还可以存在中间元件。相反，当将元件称作直接位于另一个元件上方(“directly over^or “directly on”)时,不存在中间元件。还应该理解，当将元件称作位于另一个元件下方(“beneath”or “under”)时，该元件可以直接位于其它元件下方，或可以存在中间元件。相反，当将元件称作直接位于另一个元件下方时，不存在中间元件。如本文所使用的，当实施特定工艺时，如果有上层，以及此外，当实施特定工艺时，如果只有中间过渡层，只要将任何叠加层图案化为与特定层一样或比特定层更窄，则特定图案化层就用作特定工艺步骤的“掩膜”。换句话说，如本文所使用的，如果结构包括两个图案化层，则本文中将这两个图案化层中的每一个都单独地，以及这二者共同地视为用作特定工艺步骤的“掩膜”。具有与特定层相同图案或比特定层更窄图案的叠加层的存在不会防止特定层用作特定工艺步骤的掩膜。图1至图7是根据本专利技术的一个实施例在各个工艺阶段过程中构造半导体的横截面图。本专利技术所描述的术语“衬底”指的是半导体衬底，在该半导体衬底上方形成各个层和集成电路元件。衬底可以包括 硅或化合物半导体，诸如，砷化镓、磷化铟、硅/锗，或碳化硅。层的实例可以包括介电层、掺杂层、金属层、多晶硅层、以及可以将一层连接到一层或多层的通孔塞。集成电路元件的实例可以包括晶体管、电阻器和/或电容器。衬底可以是晶圆的一部分，晶圆包括在衬底表面上制造的多个半导体管芯，其中，每个管芯都包括一个或多个集成电路。半导体管芯通过相邻管芯之间的刻线进行划分。将对于衬底表面上的半导体管芯中的每一个实施以下工艺步骤。参考附图，图1至图7描述了本专利技术的集成电路间距的减小方法的第一实施例。参考图1，图1示出了第一方法的最初步骤。在图1所示的实施例中，示出了半导体晶圆100。半导体晶圆100设置有硅衬底1本文档来自技高网...

【技术保护点】
一种制造半导体结构的方法，所述方法包括：提供衬底；将多晶硅层形成在所述衬底上方；将第一光刻胶层形成在所述多晶硅层上方；在所述第一光刻胶层上方制造第一图案，其中，所述多晶硅层的一些部分被所述第一光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第一光刻胶层覆盖；将离子注入到所述多晶硅层没有被所述第一光刻胶层覆盖的部分；从所述多晶硅层去除所述第一光刻胶层；将第二光刻胶层形成在所述多晶硅层上方；在所述第二光刻胶层上方制造第二图案，其中，所述多晶硅层的一些部分被所述第二光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第二光刻胶层覆盖；将离子注入到所述多晶硅层没有被所述第二光刻胶层覆盖的部分中；从所述多晶硅层去除所述第二光刻胶层；使用蚀刻剂去除部分所述多晶硅层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：解子颜，张铭庆，张家维，陈昭成，李俊鸿，吴岱霖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：