半导体存储器件及其访问方法技术

本申请公开了一种半导体存储器件及其访问方法，包括存储晶体管、第一控制晶体管、第二控制晶体管，其中，第一控制晶体管的源极和栅极分别与第一位线和第一字线相连接，第二控制晶体管的漏极和栅极分别与第二字线和第二位线相连接，存储晶体管的栅极与第一控制晶体管的漏极相连接，存储晶体管的漏极与第二控制晶体管的源极相连接，存储晶体管的源极与地相连接，并且，存储晶体管具有栅控记忆特性。该半导体存储器件提高了集成度并减少了刷新操作的频率。

【技术实现步骤摘要】

本专利技术涉及半导体器件及其访问方法，更具体地，涉及使用存储晶体管的。
技术介绍
在两晶体管/ 一电容器(2T/1C)配置的存储器单元中，电容器C用于存储电荷，用于表示数字“I”和“0”，第一控制晶体管Ql和第二控制晶体管Q2分别用于执行写入操作和读取操作。2T/1C存储器单元利用电容器存储数据，必须定期进行刷新，因此只能作为动态随机存取存储器(DRAM)。刷新周期应当小于电容器的保持时间。2T/1C存储器单元的定期刷新使得存储器控制电路复杂化并耗费电能。在2T/1C存储器单元中，为了获得尽可能大的保持时间，需要形成大电容值的电容器，这增加了芯片占用面积，从而减小了存储器单元的集成度。因此，仍然期望开发其中不使用电容器的存储器单元。
技术实现思路
本专利技术的目的是提供一种可以高密度集成并且减少刷新操作的。根据本专利技术的一 方面，提供一种半导体存储器件，包括存储晶体管、第一控制晶体管、第二控制晶体管，其中，第一控制晶体管的源极和栅极分别与第一位线和第一字线相连接，第二控制晶体管的漏极和栅极分别与第二字线和第二位线相连接，存储晶体管的栅极与第一控制晶体管的漏极相连接，存储晶体管的漏极与第二控制晶体管的源极相连接，存储晶体管的源极与地相连接，并且，存储晶体管具有栅控记忆特性(gate-contoolledmemory effect)。根据本专利技术的另一方面，提供一种访问上述半导体存储器件的方法，包括:在读取操作中，通过第二位线向第二控制晶体管的栅极施加读取控制电压，使得第二控制晶体管导通，并且通过第二字线检测存储晶体管的导通/截止状态，从而读取数据信号；以及在写入操作中，通过第一字线向第一控制晶体管的栅极施加写入控制电压，使得第一控制晶体管导通，并且通过第一位线向存储晶体管的栅极施加不同电平的数据信号，改变存储晶体管的导通/截止状态，从而写入该数据信号。本专利技术的半导体存储器件提供了 3T存储器单元，其中的存储晶体管是具有栅控记忆特性的晶体管(例如，氧化物异质结场效应晶体管)，利用存储晶体管的栅控记忆特性存储数据，因而可以不需要形成电容器。相对于使用电容器的存储器件，使用存储晶体管的存储器件的芯片占用面积显著减小，从而提高中了存储器单元的集成度。并且，利用氧化物异质结场效应晶体管的记忆效应，可以长久保持存储的数据，降低刷新操作的频率。如果存储晶体管的保持时间大于工作周期，甚至不需要进行刷新操作。因而，本专利技术的3T存储器件可以明显降低能耗，并且可以降低存储器控制电路的复杂程度。本专利技术的半导体存储器件的制备工艺与现有的半导体工艺完全兼容，例如包括外延薄膜的生长技术(PLD，MBE，ALD，CVD、溅射等)，图形化技术(光刻、电子束曝光技术等)，刻蚀(干法等离子体刻蚀、化学腐蚀液刻蚀等)、金属淀积以及剥离技术，平坦化技术(S0G、CMP等)，注入及热退火等技术。因而，可以低成本地制造本专利技术的半导体存储器件。附图说明图1示出了根据本专利技术的实施例的氧化物异质结场效应晶体管的结构示意图。图2示出了根据本专利技术的实施例的3T存储器的示意图。具体实施例方式以下，通过附图中示出的具体实施例来描述本专利技术。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。Cheng Cen等人在文章“Oxide Nanoelectronics on Demand”，Science, Vol.323，P1026-1029中公开了以下现象:由铝酸镧薄膜和钛酸锶衬底构成的异质结的导电性能可通过AFM的针尖电压来控制，当针尖具有较高正电压时，在铝酸镧薄膜和钛酸锶衬底之间的界面处会形成二维电子气，当针尖具有较高负电压时，在铝酸镧薄膜和钛酸锶衬底之间的界面处的二维电子气会消失。异质结界面的导电特性可通过电压反复调节，并且在9天内不会明显变化，即具有记忆功能。基于该现象，本专利技术人提出一种如图1示出的氧化物异质结场效应晶体管Q100。与常规的金属氧化物半 导体场效应晶体管类似，该器件包括源极102、漏极103、栅极104。与常规的金属氧化物半导体场效应晶体管不同之处在于，该器件形成在氧化物衬底101上。在氧化物衬底101上还形成了氧化物薄膜105。氧化物衬底101和氧化物薄膜105形成异质结。在氧化物衬底101和氧化物薄膜105之间的界面(即异质结的界面)处会形成二维电子气(未示出)，作为该器件的沟道区。源极102和漏极103位于栅极104的两侧的氧化物衬底101中，并且与异质结界面相接触。该氧化物异质结场效应晶体管QlOO的栅极104对沟道的控制具有记忆特性。尽管在该实施例中描述了氧化物异质结场效应晶体管和金属氧化物半导体场效应晶体管的实例，但存储晶体管QlOO可以是其他类型的具有栅控记忆特性的晶体管，第一控制晶体管QlOl和第二控制晶体管Q102可以是其他类型的具有开关特性的晶体管。第一控制晶体管QlOl和/或第二控制晶体管Q102选自以下一种:IV族(例如硅、锗)半导体器件、II1-V族(例如砷化镓)半导体器件、I1-VI族(例如氮化镓)半导体器件、石墨烯半导体器件、氧化物半导体器件、氧化物异质结器件。存储晶体管Q100、第一控制晶体管QlOl和第二控制晶体管Q102可以形成在相同或不同的半导体衬底上。在存储晶体管QlOO是氧化物异质结场效应晶体管的实例中，氧化物异质结场效应晶体管包括在半导体衬底(例如硅)上形成的氧化物基底层(例如钛酸锶)、以及在氧化物基底层上形成的氧化物薄膜。替代地，氧化物异质结场效应晶体管包括在氧化物衬底上形成的氧化物薄膜。优选地，在同一个衬底上集成氧化物异质结场效应晶体管和金属氧化物半导体场效应晶体管。该衬底例如是半导体衬底。在氧化物异质结场效应晶体管的有源区，首先在半导体衬底上形成氧化物基底层(base layer),然后在氧化物基底层上形成氧化物薄膜，然后执行用于形成氧化物异质结场效应晶体管的其余步骤。在金属氧化物半导体场效应晶体管的有源区，从半导体衬底开始形成金属氧化物半导体场效应晶体管的各个部分。在存储晶体管QlOO是氧化物异质结场效应晶体管的实例中，氧化物基底层、氧化物衬底和/或氧化物薄膜由选自以下材料构成的组中的至少一种材料组成:铝酸镧，钛酸锶、钽酸钾，钽酸锂，铌酸锂，钛酸铅，锆酸铅，钛酸钡、钒酸镧，铪酸钙、钪酸钆、钪酸镝、锆酸锶、氧化镁、氧化铝、二氧化硅、氧化锌、氧化钽、氧化铪、氧化镧、氧化镍、氧化铌、氧化钨、氧化铜、氧化钛、氧化锆。例如氧化物基底层、氧化物衬底和/或氧化物薄膜可以是前述材料的任意组合(例如叠层)。在存储晶体管QlOO是氧化物异质结场效应晶体管的实例中，氧化物基底层、氧化物衬底和/或氧化物薄膜可以是掺杂或未掺杂的。氧化物衬底可以是单晶衬底。氧化物基底层和/或氧化物薄膜可以是外延层。图2示出了根据本专利技术的实施例的3T存储器，其中采用图1所示的存储晶体管QlOO代替电容器存储数据。在图2中示出的存储器包括2行4列共8个存储器单元，其中采用虚线框示出了最右上位置的一个存储器单元10。该存储器单元10包括三个场效应晶体管，存储晶体管QlOO用于存储电荷，并且利用电荷的数量表示数字“I”和“O”。第一控制晶体管QlOl和本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括存储晶体管、第一控制晶体管、第二控制晶体管，其中，第一控制晶体管的源极和栅极分别与第一位线和第一字线相连接，第二控制晶体管的漏极和栅极分别与第二字线和第二位线相连接，存储晶体管的栅极与第一控制晶体管的漏极相连接，存储晶体管的漏极与第二控制晶体管的源极相连接，存储晶体管的源极与地相连接，并且，存储晶体管具有栅控记忆特性。

【技术特征摘要】

【专利技术属性】
技术研发人员：骆志炯，朱正勇，尹海洲，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：