本实用新型专利技术涉及电子技术领域,提供一种嵌入式存储装置,包括第一印刷电路板、元器件以及封装体,元器件至少有两个,且元器件包括置于所述第一印刷电路板上的第一元器件及绝缘叠置于所述第一元器件上的第二元器件,第一元器件与第一印刷电路板接触的表面设有第一焊盘,第一印刷电路板远离第一元器件的表面上设有第二焊盘,第一元器件的第一焊盘上连接第一导线,第一导线穿过第一印刷电路板与第二焊盘电连接,第二元器件与第一印刷电路板电性连接。本实用新型专利技术中,通过元器件的叠放优化嵌入式存储装置内部封装结构,从而减小其占用体积,使得嵌入式存储装置能灵活的应用在更多的小型电子产品上。(*该技术在2023年保护过期,可自由使用*)
【技术实现步骤摘要】
本技术涉及电子
,更具体地说,是涉及一种嵌入式存储装置。
技术介绍
现有的嵌入式存储装置,如eMCP (embedded mult1-chip package,内嵌式内存)、SDRAM (Synchronous Dynamic Random Access Memory,同步动态随机存取存储器)的封装结构一般如图1所示。在这种封闭结构中,各个元器件100'分散焊接在第一印刷电路板200'上,这样占用了第一印刷电路板200'表面较大的面积,导致采用封装体300'封装后整个嵌入式存储装置体积较大,从而也限制了其应用场合,如不能灵活的应用在一些小巧精致的电子产品内部结构中。而且,这种结构中,各个元器件100'通过导线400'与第一印刷电路板200'电性连接,一般情况下,所用导线100'为金线材质,由于其连接跨度较大,容易导致信号不好并且不利于生产,提高生产成本。
技术实现思路
本技术所要解决的技术问题在于克服现有技术之缺陷,提供一种占用空间小、封装结构合理优化、应用广泛的嵌入式存储装置。为解决上述技术问题,本技术的技术方案是:提供一种嵌入式存储装置,包括第一印刷电路板、置于所述第一印刷电路板上且与其电性连接的元器件以及将所述第一印刷电路板及元器件封装于一体的封装体,所述元器件至少有两个,且所述元器件包括置于所述第一印刷电路板上的第一元器件及绝缘叠置于所述第一元器件上的第二元器件,所述第一元器件与所述第一印刷电路板接触的表面设有第一焊盘,所述第一印刷电路板远离所述第一元器件的表面上设有第二焊盘,所述第一元器件的第一焊盘上连接第一导线,所述第一导线穿过所述第一印刷电路板与所述第二焊盘电连接,所述第二元器件与所述第一印刷电路板电性连接。具体地,所述第一导线为两排,所述两排第一导线与所述第一元器件的第一焊盘电连接的一端分别连接于不同的焊点上,所述两排第一导线与所述第二焊盘电连接的另一端分别连接于不同的焊点上。进一步地,所述第一印刷电路板上设有上、下贯穿的通槽,所述两排第一导线穿过所述通槽。更进一步地,所述第一印刷电路板第二焊盘所在的表面上且对应所述通槽处设有胶体,所述胶体上设有用于容置且保护所述第一导线与所述第二焊盘电连接焊点的凹槽。更进一步地,所述第一印刷电路板第二焊盘所在的表面设有若干可与外部电子产品电连接的焊球。具体地,所述第二元器件远离所述第一元器件的表面设有第三焊盘,所述第一印刷电路板上与所述第二焊盘所在表面相对的另一表面设有第四焊盘,所述第三焊盘与所述第四焊盘之间通过第二导线电连接。进一步地,所述第一元器件有两个,所述第二元器件跨置于所述两个第一元器件顶部。更进一步地,还包括第三元器件,所述第三元器件绝缘置于其中一第一元器件上,所述第一印刷电路板的第四焊盘所在的表面还设有第五焊盘,所述第三元器件通过第三导线与第五焊盘电连接。或者,还包括第三元器件及第二印刷电路板,所述第二印刷电路板绝缘叠置于其中一第一元器件上,所述第三元器件绝缘置于所述第二印刷电路板上,所述第二元器件通过第四导线与所述第二印刷电路板电连接,所述第二印刷电路板通过第五导线与所述第一印刷电路板电连接,所述第三元器件通过第六导线与所述第二印刷电路板电连接。优选地,所述第一元器件为DDR存储器,所述第二元器件为闪存模块,所述第三器件为主控芯片。本技术中,通过元器件的叠放优化嵌入式存储装置内部封装结构,从而减小其占用体积,使得嵌入式存储装置能灵活的应用在更多的小型电子产品上。附图说明图1是现有技术中一种嵌入式存储装置的剖视图;图2是本技术提供的嵌入式存储装置的第一实施例剖视图;图3是本技术提供的嵌入式存储装置的第二实施例剖视图。具体实施方式为了使本技术的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本技术进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本技术,并不用于限定本技术。本技术提供了的嵌入式存储装置,包括第一印刷电路板、置于所述第一印刷电路板上且与其电性连接的元器件以及将所述第一印刷电路板及元器件封装于一体的封装体,所述元器件至少有两个,且所述元器件包括置于所述第一印刷电路板上的第一元器件及绝缘叠置于所述第一元器件上的第二元器件,所述第一元器件与所述第一印刷电路板接触的表面设有第一焊盘,所述第一印刷电路板远离所述第一元器件的表面上设有第二焊盘,所述第一元器件的第一焊盘上连接第一导线,所述第一导线穿过所述第一印刷电路板与所述第二焊盘电连接,所述第二元器件与所述第一印刷电路板电性连接。本技术中,通过元器件的叠放优化嵌入式存储装置内部封装结构,从而减小其占用体积,使得嵌入式存储装置能灵活的应用在更多的小型电子产品上。以下结合附图对本技术作进一步的说明:第一实施例参照图2,本技术提供的第一种嵌入式存储装置,包括第一印刷电路板100、置于第一印刷电路板100上且与其电性连接的元器件200以及将第一印刷电路板100及元器件200封装于一体的封装体300。第一印刷电路板100,提供嵌入式存储装置内的各个元器件电性连接的基础,并且紧贴封装体300。封装体300将元器件200及第一印刷电路板100包覆在一个空间里 ,使得各个部件不易受到外接的污染、破坏。具体地,元器件200至少有两个,本实施例中,元器件200包括置于第一印刷电路板100上的第一元器件210及置于第一元器件210上的第二元器件220。其中,第一元器件210与第二元器件220相接触的两个表面均没有设置焊盘,即为绝缘面,二者叠置时以各自绝缘面贴紧放置,具体可采用胶水或粘胶将二者固定,这样第一元器件210与第二元器件220叠置后无电性连接。第一元器件210与第一印刷电路板100接触的表面即由图2中所示方位中,第一元器210的底面上设有第一焊盘(图中未示出),第一印刷电路板100远离第一元器件210的表面上即图2所示方位中的顶面设有第二焊盘,第一元器件210的第一焊盘上连接第一导线400,第一导线400穿过第一印刷电路板100与第二焊盘电连接,从而实现第一元器件210与第一印刷电路板100的电性连接。这里,将第一元器件210的第一焊盘紧贴第一印刷电路板100有效简化了第一元器件210与第一印刷电路板100之间的布线,使得第一导线400直接从第一元器件210穿过第一印刷电路板100引至第二焊盘上。而第二元器件220与第一印刷电路板100之间电性连接。作为本实施例的优化方案,第一导线400为两排。具体地,第一印刷电路板100上设置有两个上、下贯穿的通槽110,各排第一导线400分别通过两个通槽110贯穿连接至第一印刷电路板100底部的第二焊盘上。这样,通过两个通槽110将两排第一导线400隔离开,避免相互干涉。当然,此处也可只设置一个较大的通槽,将两排第一导线400同时从此通槽中穿过。这两排第一导线400与第一元器件210的第一焊盘电连接的一端分别连接于第一焊盘上不同的焊点上,同样的,两排第一导线400与第二焊盘电连接的另一端分别连接于第二焊盘不同的焊点上。即两排第一导线400在第一元器件210和第一印刷电路板100上的焊接点不重复,从而实现不同的接线功能。作为本实施例进一步的优化方案,第二焊盘所在的本文档来自技高网...
【技术保护点】
一种嵌入式存储装置,包括第一印刷电路板、置于所述第一印刷电路板上且与其电性连接的元器件以及将所述第一印刷电路板及元器件封装于一体的封装体,其特征在于:所述元器件至少有两个,且所述元器件包括置于所述第一印刷电路板上的第一元器件及绝缘叠置于所述第一元器件上的第二元器件,所述第一元器件与所述第一印刷电路板接触的表面设有第一焊盘,所述第一印刷电路板远离所述第一元器件的表面上设有第二焊盘,所述第一元器件的第一焊盘上连接第一导线,所述第一导线穿过所述第一印刷电路板与所述第二焊盘电连接,所述第二元器件与所述第一印刷电路板电性连接。
【技术特征摘要】
【专利技术属性】
技术研发人员:李志雄,胡宏辉,何宏,
申请(专利权)人:深圳市江波龙电子有限公司,
类型:实用新型
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。