非易失性存储器单元阵列制造技术

本发明专利技术揭示一种每单位单元包含五个存储器单元的非易失性存储器单元阵列。本发明专利技术还揭示一种包含五个存储器单元的经垂直堆叠的非易失性存储器单元层阵列，所述五个存储器单元占据所述层中的个别层内的4F的连续水平面积。本发明专利技术还揭示一种包括多个单位单元的非易失性存储器单元阵列，所述多个单位单元个别地包括可编程材料的三个竖直区，所述三个竖直区包括所述单位单元的至少三个不同存储器单元的所述可编程材料。本发明专利技术还揭示一种包含连续体积的经垂直堆叠的非易失性存储器单元层阵列，所述连续体积具有多个经垂直定向的存储器单元与多个经水平定向的存储器单元的组合。本发明专利技术揭示其它实施例及方面。

【技术实现步骤摘要】
【国外来华专利技术】非易失性存储器单元阵列
本文中所揭示的实施例涉及非易失性存储器单元阵列。
技术介绍
存储器是一种类型的集成电路，且在计算机系统中用于存储数据。其通常制作成一个或一个以上个别存储器单元阵列。所述存储器单元可为易失性、半易失性或非易失性。在许多实例中(包含当计算机关断时)，非易失性存储器单元可存储数据达延长的时间周期。易失性存储器耗散且因此在许多实例中需要以每秒多次的方式刷新/重新写入。不管如何，每一阵列中的最小单位称为存储器单元且经配置而使存储器以至少两个不同可选择状态保留或存储。在二进制系统中，将所述状态视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上信息电平或状态。集成电路制作继续努力产生更小且更密集的集成电路。因此，个别电路装置具有愈少组件，成品装置的构造可愈小。最小且最简单的存储器单元将可能由具有接纳于其间的可编程材料的两个电流导电电极构成。所述可编程材料经选择或设计以配置成至少两个不同电阻状态中的选定一者以使得能够通过个别存储器单元来存储信息。对所述单元的读取包括确定所述可编程材料处于所述状态中的哪一状态，且将信息写入到所述单元包括将所述可编程材料置于预定电阻状态中。一些可编程材料在缺少刷新的情况下保持一电阻状态，且因此可并入到非易失性存储器单元中。一些可编程材料可含有大于电子及空穴的移动电荷载流子，举例来说，在一些实例性应用中为离子。不管如何，可通过使移动电荷载流子在可编程材料中移动而将所述可编程材料从一个存储器状态转换到另一存储器状态以更改所述可编程材料内的电荷密度的分布。利用离子作为移动电荷载流子的一些实例性存储器装置为电阻性RAM(RRAM)单元，其可包含含有多价氧化物的若干个类别的存储器单元，且在一些特定应用中其可包含忆阻器。利用离子作为电荷载流子的其它实例性存储器装置为可编程金属化单元(PMC)；或者，其可称为导电桥接RAM(CBRAM)、纳米桥接存储器或电解质存储器。RRAM单元可含有夹在一对电极之间的可编程材料。对所述RRAM单元的编程可包括使所述可编程材料在其中电荷密度在整个材料中相对均匀地散布的第一存储器状态与其中所述电荷密度集中于所述材料的特定区中(例如，到一个电极比到另一电极更近的区)的第二存储器状态之间转变。PMC可类似地具有夹在一对电流导电电极之间的可编程材料。所述PMC可编程材料包括离子导电材料，举例来说，适合硫属化物或各种适合氧化物中的任一者。跨越电极施加的适合电压产生电流导电超离子簇或丝。此起因于穿过离子导电材料的离子输送，其使所述簇/丝从所述电极中的一者(阴极)、穿过所述离子导电材料且朝向另一电极(阳极)生长。所述簇或丝形成所述电极之间的导电路径。跨越所述电极施加的相对电压基本上使所述过程反转且因此移除电流导电路径。因此，PMC包括高电阻状态(对应于缺少电极之间的导电丝或簇的状态)及低电阻状态(对应于具有电极之间的导电丝或簇的状态)，其中此些状态彼此可反转地互换。
技术实现思路
附图说明图1是根据本专利技术的实施例的非易失性存储器单元阵列的图解性等距视图。图2是图1的阵列的一部分的片断视图。图3是图2的片断视图。图4是图2的俯视图。图5是穿过图4中的线5-5截取的截面图。图6是用以表征本专利技术的一些实施例的空单位单元的图解性等距视图。图7是根据本专利技术的一些实施例的图1阵列的单位单元的图解性等距视图。图8是根据本专利技术的实施例的非易失性存储器单元阵列的图解性等距视图。图9是图8的阵列的一部分的片断视图。图10是图8的一部分的图解性俯视图。图11是根据本专利技术的一些实施例的图8阵列的单位单元的图解性视图。图12是穿过图10中的线12-12截取的截面图。图13是根据本专利技术的实施例的非易失性存储器单元阵列的图解性等距视图。具体实施方式本专利技术的实施例包含非易失性存储器单元阵列。最初参考图1到5描述此些存储器单元的经垂直堆叠层的阵列10的一些实例性实施例。图1展示其内已制作多个非易失性存储器单元的阵列区域的一部分。通常将在所述阵列区域外部制作逻辑电路(未展示)。用于操作存储器阵列的控制电路及/或其它外围电路(未展示)可或可不完全或部分地接纳于所述阵列区域内，其中实例性阵列区域至少囊括给定阵列/子阵列的所有存储器单元。此外，还可独立地、联合地或以其它方式相对于彼此制作及操作多个子阵列。如本文档中所使用，还可将“子阵列”视为阵列。图1描绘三个经垂直堆叠的存储器单元层12、14、16。可使用更多或更少层。因此，可从层12竖直向外及/或从层16竖直向内接纳一个或一个以上层。不管如何，将相对于适合基底衬底(未展示)来制作阵列10，所述基底衬底可为同质的或不同质的(举例来说，包括多种不同组成材料及/或层)。作为实例，其可包括块体单晶硅及/或绝缘体上半导体衬底。作为额外实例，其可包括其中形成有导电触点或通孔的电介质材料，所述导电触点或通孔垂直地或以其它方式延伸成与从所述电介质材料竖直向内接纳的电子装置组件、区或材料电流导电电连接。在本文档中，垂直为大体正交于主表面的方向，在制作期间相对于所述主表面处理衬底且可将所述主表面视为界定大体水平方向。此外，如本文中所使用的“垂直”及“水平”为在三维空间中独立于衬底的定向而相对于彼此大体垂直的方向。此外，在本文档中，“竖直”及“竖直地”是参考从其上制作电路的基底衬底的垂直方向来说的。所述基底衬底可或可不为半导体衬底。在本文档的上下文中，术语“半导体衬底”或“半导电衬底”经定义而意指包括半导电材料的任一构造，所述半导电材料包含但不限于块体半导电材料(例如，半导电晶片)(单独地或以其上包括其它材料的组合件方式)及半导电材料层(单独地或以包括其它材料的组合件方式)。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导电衬底。图1的阵列结构将可能囊括于电介质材料内/由电介质材料囊封，为使阵列内的操作性存储器单元组件清晰起见，在所述图中的任一者中未展示所述电介质材料。垂直层12、14、16可具有相同或不同相应构造。在一个实施例中，所有此些层具有相同构造(举例来说)以实现最终最高密度及/或易于制作。不管如何，个别垂直层中的至少一些层可由某些属性表征，所述属性的实例实施例最初参考图1到5来描述。图2到5是可相对于本专利技术的一些实施例视为关注区的图1相同部分的视图。在图2到5中展示层12的仅一部分，且为清晰起见未展示直接下部邻近层14的组件。在一个实施例中，可将图2到5视为包括图1的阵列10的连续体积，且在一个实施例中可将其视为描绘或囊括下文所描述的阵列12的“单位单元”的等距视图。不管如何，图5是从左侧且笔直地向图2观看的竖直端视图，而图4是图2的俯视图。图3是图2的部分及片断部分视图。个别垂直层包括相应多个经水平定向的第一电极线的竖直外层18(图2、3及5)及竖直内层20。具体来说，外层18具有第一电极线22且内层20具有第一电极线24。外层18的第一电极线22相对于内层20的第一电极线24交叉，且在一个实施例中以约90°交叉。多个经垂直定向的第二电极线26延伸穿过内层20及外层18。经垂直定向的第二电极线26中的个别电极线在内层中及外层中的紧邻相应对的第一电极线之间延伸。举例来说，在图2到5中，所图解说明的第二电极线26本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.12.02 US 12/959,0151.一种包括单位单元的重复的非易失性存储器单元阵列，所述单位单元是体现所述阵列的晶格的所有结构特性且通过三维重复构成所述阵列的晶格的最简单多面体，所述阵列包含多个单位单元，所述多个单位单元个别地包括三个非重叠竖直区，所述三个非重叠竖直区中的每个包含可编程材料，所述三个非重叠竖直区包括所述单位单元的至少三个不同存储器单元的所述可编程材料，所述至少三个不同存储器单元包含经垂直定向的和经水平定向的存储器单元。2.根据权利要求1所述的阵列，其中所述三个竖直区包括所述单位单元的至少四个不同存储器单元的所述可编程材料。3.根据权利要求1所述的阵列，其中所述单位单元为六面体。4.根据权利要求1所述的阵列，其中所述竖直区在所述单位单元中的个别单位单元内彼此横向平行延伸。5.根据权利要求1所述的阵列，其中所述竖直区在所述单位单元中的个别单位单元内具有恒定相应竖直厚度。6.根据权利要求5所述的阵列，其中所述竖直区在所述单位单元中的个别单位单元内具有至少两个不同竖直厚度。7.根据权利要求6所述的阵列，其中所述竖直区在所述单位单元中的个别单位单元内具有仅两个不同竖直厚度。8.根据权利要求7所述的阵列，其中所述三个竖直区中的竖直最外区及竖直最内区在所述单位单元中的个别单位单元内具有相同厚度。9.根据权利要求8所述的阵列，其中所述三个竖直区中的所述竖直最外区及所述竖直最内区在所述单位单元中的个别单位单元内比所述三个竖直区中的夹在其间的中间区厚。10.一种包括单位单元的重复的非易失性存储器单元阵列，所述单位单元是体现所述阵列的晶格的所有结构特性且通过三维重复构成所述阵列的晶格的最简单多面体，所述阵列包含多个单位单元，所述多个单位单元个别地包括三个非重叠竖直区，所述三个非重叠竖直区中的每个包含可编程材料，所述三个非重叠竖直区包括所述单位单元的至少三个不同存储器单元的所述可编程材料，所述三个竖直区包括五个不同存储器单元的所述可编程材料。11.一种包括单位单元的重复的非易失性存储器单元阵列，所述单位单元是体现所述阵列的晶格的所有结构特性且通过三维重复构成所述阵列的晶格的最简单多面体，所述阵列包含多个单位单元，所述多个单位单元个别地包括三个非重叠竖直区，所述三个非重叠竖直区中的每个包含可编程材料，所述三个非重叠竖直区包括所述单位单元的至少三个不同存储器单元的所述可编程材料，且进一步包括可编程材料的另一竖直区且其包括所述单位单元的另一存储器单元，所述单位单元包括六个不同存储器单元。12.一种包括连续体积的经垂直堆叠的非易失性存储器单元层阵列，所述连续体积具有多个经垂直定向的存储器单元与多个经水平定向的存储器单元的组合，所述存储器单元的个别存储器单元包含可编程材料，所述经垂直定向的存储器单元特征由沿水平方向流过可编程材料的主要电流表征，所述经水平定向的存储器单元由沿垂直方向流过可编程材料的主要电流表征。13.根据权利要求12所述的阵列，其包括比经水平定向的存储器单元多的经垂直定向的存储器单元。14.根据权利要求13...

【专利技术属性】
技术研发人员：刘峻，
申请(专利权)人：美光科技公司，
类型：
国别省市：