用忆阻器构成特征尺寸低于130nm芯片的二级静电保护电路制造技术

本发明专利技术名称为用忆阻器构成特征尺寸低于130nm芯片的二级静电保护电路。属于集成电路设计相关领域。传统的芯片二级静电保护电路由电阻，GGNMOS，和SCR共同构成。通过导通GGNMOS产生大电流流过电阻，产生足够的电压导通SCR。但外加的电阻会对信号电平分压从而降低芯片的噪声容限，并会增大引脚信号的延时，对高速芯片的性能造成一定的影响。本发明专利技术提出了一种由忆阻器代替电阻构成的芯片二级静电保护电路。与传统的二级静电保护电路相比，该新型二级静电保护电路具有在电路正常工作时对噪声容限没有影响。在电路引脚遭遇ESD电压时有效钳位电压导通电流防止芯片被静电损伤。

【技术实现步骤摘要】

本专利技术适用于集成电路设计相关领域
技术介绍
:传统的二级静电保护电路由电阻，GGNMOSjP SCR共同构成。由于SCR的开启电压较高，一般先让GGNMOS导通，导通后大电流流过电阻产生高电压并施加于SCR上使SCR导通。但外加的电阻会对引脚电平造成分压进而降低引脚的噪声容限同时会增大芯片引脚信号传输的延时。并且由于电阻占用的面积较大，会带来一定的寄生参数，对高速芯片尤其是射频芯片的性能造成了一定的影响。
技术实现思路
:本专利技术第一次提出了使用忆阻器构成芯片的二级静电保护电路。由于其独特的电流电压特性，忆阻器可以在引脚输入正常工作电压时处于开启状态，显示低阻特性。而在引脚遭遇ESD大电压时，显示高阻特性。产生高电压并有效导通GGNMOS或SCR。与传统的电阻相比，忆阻器具有结构简单，占用面积小，对电压容限影响小，能有效屏蔽引脚噪声等优点。附图说明:图1是传统的芯片二级静电保护电路。由ESD主器件，电阻，ESD辅助器件构成。ESD主器件通常为SCR，ESD辅助器件通常为GGNMOS。当ESD电压打到引脚上时，GGNMOS先导通，大电流流过电阻升高施加于SCR上的电压最终使SCR导通增加电流排放能力。图2是用忆阻器代替电阻构成的芯片二级静电保护电路。由ESD主器件，忆阻器，ESD辅助器件构成。ESD主器件通常为SCR，ESD辅助器件通常为GGNMOS。与图1相比，区别就是使用忆阻器取代了图1的电阻。图3是忆阻器的特征电压电流特性曲线。当忆阻器两端电压大于开启电压Vth+时 ，忆阻器开启，显低阻特性。当忆阻器两端电压低于忆阻器关闭电压Vth-时，忆阻器关闭，显高阻特性。通常来说，忆阻器的开启电压Vth+的范围是0.5V 2.5V，忆阻器的关闭电压Vth-为-2.5V -0.5V。忆阻器的开启电流可达几毫安到几十毫安。关闭电流通常在uA量级。图4是一种常见的忆阻器电压电流特性曲线。当施加于忆阻器两端的正电压大于Vthl时，忆阻器开启显低阻特性；而当施加于忆阻器两端的正电压持续增长到大于Vth2时，忆阻器关闭，显高阻特性。反之，当施加于忆阻器两端的负电压小于Vth3时，忆阻器开启，显低阻特性；而当忆阻器两端电压持续降低到小于Vth4时，忆阻器关闭，显高阻特性。通常来说，Vthl约在0.5 2V间，Vth3约在2.5V 4V间。忆阻器的开启电流可达几毫安到几十毫安。关闭电流通常在uA量级。图5是一种忆阻器结构。由两层金属和层间介质构成。其电压电流特性曲线如图3所示。图6是一种忆阻器结构。由三层金属和两个层间介质构成。其电压电流特性如图4所示。图7是忆阻器的通常结构。由两层金属和曾经介质构成。图8是忆阻器的高密度组合。显示了忆阻器易于集成的特点。具体实施方式:传统的芯片二级静电保护电路由ESD主器件，电阻，ESD辅助器件构成，其结构如图1所示。ESD主器件通常为SCR，ESD辅助器件通常为GGNMOS。当ESD电压打到引脚上时，GGNMOS先导通，大电流流过电阻升高施加于SCR上的电压最终使SCR导通增加电流排放能力。但额外增加的电阻会占用一定的面积，产生分压从而降低噪声容限。图2是用忆阻器代替电阻构成的芯片二级静电保护电路。图3，图4是两种常见的忆阻器电压电流特性曲线。图5，图6是图3，图4所示曲线对应的忆阻器结构。如图3所示，当忆阻器两端电压大于开启电压Vth+时，忆阻器开启，显低阻特性。当忆阻器两端电压低于忆阻器关闭电压Vth-时，忆阻器关闭，显高阻特性。通常来说，忆阻器的开启电压Vth+的范围是0.5V 2.5V，忆阻器的关闭电压Vth-为-2.5V -0.5V。忆阻器的开启电流可达几毫安到几十毫安。关闭电流通常在uA量级。图6所示忆阻器其实是由两个忆阻器叠加而成的。其电压电流特性如图4所示。当施加于忆阻器两端的正电压大于Vthl时，忆阻器开启显低阻特性；而当施加于忆阻器两端的正电压持续增长到大于Vth2时，忆阻器关闭，显高阻特性。反之，当施加于忆阻器两端的负电压小于Vth3时，忆阻器开启，显低阻特性；而当忆阻器两端电压持续降低到小于Vth4时，忆阻器关闭，显高阻特性。通常来说，Vthl约在0.5 2V间，Vth3约在2.5V 4V间。忆阻器的开启电流可达几毫安到几十毫安。关闭电流通常在uA量级。将图6所示的忆阻器B用于取代输入电路二级静电保护电路的电阻，而将图5所示的忆阻器A用于取代输出电路二级静电保护电路的电阻，得到用忆阻器构成的二级保护电路如图2所示。当电路输入端无输入信号时，忆阻器处于关闭状态。当电路输入端输入1.8V信号电平时，忆阻器开启，显低阻态，从而有效的把信号电平传给内核电路。而当输入端遭遇ESD电压时，忆阻器处于关断状态，显高阻特性，GGNMOS开启，电流流过显高阻态的忆阻器并有效的提高施加于SCR两端的电压，开启SCR导通大电流。由于SCR的维持电压和GGNMOS的维持电压相似。当SCR开启后，忆阻器两端的电压迅速降低到Vthl以下，仍旧显高阻特性。直到下一次输入引脚输入1.8V信号电平，再次开启。而应用与输出端的忆阻器A具有与之前相似的工作原理。当输出端处于OV低电平时，忆阻器关闭，显高阻状态。当输出端上拉至高电平时，忆阻器开启，显低阻状态，从而有效传递输出信号。而当输出端遭遇ESD大电压时，忆阻器两端的负电压小于Vth-，忆阻器关闭，显高阻状态。GGNMOS导通，电流流过显高阻态的忆阻器，开启SCR。SCR导通后，忆阻器两端电压迅速降低，但仍显高阻态。直到下一次输出高电平时，忆阻器开启，显低阻态。由上述工作原理可知，忆阻器能在电路正常输入输出时显示低阻态，而在输入输出引脚遭遇ESD大电压时，显示高阻态，导通SCR。并且由于忆阻器具有很简单的结构，仅有两层金属和层间介质构成(如图7所示)，适合堆叠(如图8)且能与CMOS工艺兼容。相比于电阻占用很小的面积，造成的寄生参数少，对电路的影响小。很适合取代电阻，用于构成芯片的二级静电保护电路。权利要求1.一种可用于保护特征尺寸低于130nm芯片的输入端的二级静电保护电路结构，由输入pad与VDD间，输入pad与VSS间的ESD主要泄放器件，ESD辅助泄放器件，和置于ESD主要泄放器件与ESD辅助泄放器件间的忆阻器或忆阻器组合(堆叠)共同构成，其中ESD主要泄放器件可为SCR或GGNMOS，ESD辅助泄放器件可为GGNMOS，二极管，或忆阻器。2.一种可用于保护特征尺寸低于130nm芯片的输出端的二级静电保护电路结构，由输出pad与VDD间，输出pad与VSS间的ESD主要泄放器件，ESD辅助泄放器件，和置于ESD主要泄放器件与ESD辅助泄放器件间的忆阻器或忆阻器组合(堆叠)共同构成，其中ESD主要泄放器件可为SCR或GGNMOS，ESD辅助泄放器 件可为GGNMOS，二极管，或忆阻器。全文摘要本专利技术名称为用忆阻器构成特征尺寸低于130nm芯片的二级静电保护电路。属于集成电路设计相关领域。传统的芯片二级静电保护电路由电阻，GGNMOS，和SCR共同构成。通过导通GGNMOS产生大电流流过电阻，产生足够的电压导通SCR。但外加的电阻会对信号电平分压从而降低芯片的噪声容限，并会增大引脚信号的延时，对高速芯片的性能造成一定的影响。本专利技术提本文档来自技高网...

【技术保护点】
一种可用于保护特征尺寸低于130nm芯片的输入端的二级静电保护电路结构，由输入pad与VDD间，输入pad与VSS间的ESD主要泄放器件，ESD辅助泄放器件，和置于ESD主要泄放器件与ESD辅助泄放器件间的忆阻器或忆阻器组合(堆叠)共同构成，其中ESD主要泄放器件可为SCR或GGNMOS，ESD辅助泄放器件可为GGNMOS，二极管，或忆阻器。

【技术特征摘要】

【专利技术属性】
技术研发人员：陶野，
申请(专利权)人：陶野，
类型：发明
国别省市：