双向收发器及方法技术

本发明专利技术涉及双向收发器及方法。根据一种实施方式，收发器包括耦合到方向控制电路的双向数据发送电路及用于在一个或多个方向发送电信号的方法。所述方向控制电路响应于对双向数据发送电路的输入/输出信号的比较而生成比较信号。响应于该比较信号而生成发送路径使能信号。

【技术实现步骤摘要】

本专利技术总体上涉及电子产品，并且尤其涉及形成半导体装置和结构的方法。
技术介绍
过去，电子产品行业使用发送器和接收器来将数据发送到一个或多个装置并且从其它装置接收数据。能够发送和接收数据的装置是双向收发器。双向收发器一般包括一个或多个方向控制引脚，来控制收发器是要操作成发送数据还是接收数据。收发器在于1997年I月7日授予Mark T.McClear等人的美国专利N0.5，592，509、于1996年11月26日授予John J.Fitzgerald的美国专利N0.5, 579, 336和于2006年11月7日授予MoisesE.Robinson等人的美国专利N0.7，133，648B1中公开。相应地，具有双向收发器和用于发送和接收数据的方法将是有利的。此外，期望所述方法和电路实现起来是成本和时间有效的。附图说明 通过联系附图对以下具体描述的阅读，本专利技术将得到更好的理解，附图中类似的标号指示类似的元件，并且其中:图1是根据本专利技术的一种实施方式的双向收发器的电路示意图；图2是根据本专利技术的另一种实施方式的双向收发器的电路示意图；图3是根据本专利技术的另一种实施方式的双向收发器的电路示意图；图4是根据本专利技术的另一种实施方式的反相双向收发器(invertingbidirectional transceiver)的电路不意图；图5是根据本专利技术的另一种实施方式的反相双向收发器的电路示意图；图6是根据本专利技术的另一种实施方式的双向收发器的电路示意图；图7是根据本专利技术的一种实施方式的图1的双向收发器的时序图；图8是根据本专利技术的另一种实施方式的双向收发器的电路示意图；图9是根据本专利技术的另一种实施方式的双向收发器的电路示意图；以及图10是根据本专利技术的另一种实施方式的双向收发器的电路示意图。为了说明的简化和清晰，图中的要素不一定按比例绘制，并且不同图中的相同标号指示相同的元件。此外，为了描述的简化，众所周知的步骤和元件的描述和细节都忽略了。如在此所使用的，载流电极指装置中携带电流通过该装置的元件，例如MOS晶体管的源极或漏极，或者双极晶体管的发射极或集电极，或者二极管的阴极或阳极，而控制电极指装置中控制电流流经该装置的元件，例如MOS晶体管的栅极或者双极晶体管的基极。尽管在这里将装置解释为某些N通道装置或P通道装置或者特定的N类型或P类型掺杂的区域，但是本领域普通技术人员将认识到，根据本专利技术的实施方式，互补的装置也是可能的。本领域技术人员将认识到，如在此所使用的，词语“在…期间”、“在…的时候”和“当…时”不是意味着刚一有启动动作，动作就立即发生的确切术语，而是在由初始动作启动的反应和初始动作之间可以有某个小但又合理的延迟，例如传播延迟。词语“大致”、“大约”或“基本上”的使用意味着一个要素的值具有预期非常接近设定值或位置的参数。但是，如本领域中众所周知的，总是存在妨碍所述值或位置确切地遵照设定的微小变化(variance)。在本领域中公认，大约百分之十(10%)(及对于半导体掺杂浓度上至百分之二十(20%))的变化被认为是相对于所述确切的理想目标的合理变化。应当指出，逻辑零电压电平(VJ也称为逻辑低电压，并且逻辑零电压的电压电平是电源电压与逻辑系列类型的函数。例如，在互补金属氧化物半导体(CMOS)逻辑系列中，逻辑零电压可以是电源电压电平的百分之三十。在五伏的晶体管-晶体管逻辑(TTL)系统中，逻辑零电压电平可以是大约0.8伏，而对于五伏的CMOS系统，逻辑零电压电平可以是大约1.5伏。逻辑一电压电平(Vh)也称为逻辑高电压电平，并且，就像逻辑零电压电平那样，逻辑高电压电平也可以是电源与逻辑系列类型的函数。例如，在CMOS系统中，逻辑一电压可以是大约电源电压电平的百分之七十。在五伏TTL系统中，逻辑一电压可以是大约2.4伏，而对于五伏的CMOS系统,逻辑一电压可以是大约3.5伏。具体实施方式 图1是根据本专利技术的一种实施方式的单片集成自动感测、自动方向改变双向收发器10的电路示意图。双向收发器10包括连接到方向控制电路14的双向数据发送电路12。更特别地，双向数据发送电路12具有输入/输出端子12A和12B、输入端子12C和12D及使能端子12E，并且包括驱动器部分或级16和18及方向控制元件20和22。驱动器部分16具有输入端子16A和输出端子16B，而驱动器部分18具有输入端子18A和输出端子18B，其中驱动器部分16和18构成信号发送路径的一部分。作为例子，驱动器部分16可以包括连接到电路元件26的电路元件24，其中电路元件24的输入端子用作输入端子16A，电路元件26的输出端子用作输出端子16B，并且电路元件24的输出端子连接到电路元件26的输入端子。驱动器部分18可以包括连接到电路元件30的电路元件28，其中电路元件28的输入端子用作输入端子18A，电路元件30的输出端子用作输出端子18B，并且电路元件28的输出端子连接到电路元件30的输入端子。作为例子，电路元件24、26、28和30是反相器。输入端子16A连接到输出端子18B，形成输入/输出端子12A，而输入端子18A连接到输出端子16B，形成输入/输出端子12B。尽管每个驱动器部分16和18都描述为包括一对串联连接的反相器，但这并不是对本专利技术的限制。另选地，每个驱动器部分都可以包括单个非反相器驱动器、单个反相器驱动器或者串联连接的多个反相器驱动器。此外，每个驱动器部分16和18都可以包括逻辑门，其中，在串联配置的实施方式中，电路元件26和30的逻辑门具有三态输出，并且电路元件24和28的输出门可选地具有三态输出。方向改变控制元件20可以是例如具有输入端子、有效低输入端子和输出端子的与门，而方向改变控制元件22可以是例如具有输入端子、有效低输入端子和输出端子的与门。与门20和22的有效低输入端子通常连接到一起，形成输入端子12E，与门20的有效高输入端子用作输入端子12C，而与门22的有效高输入端子用作输入端子12D。与门20的输出端子连接到驱动器部分16的使能端子16C，而与门22的输出端子连接到驱动器部分18的使能端子18C。使能端子16C连接到反相器24和26的控制端子，而使能端子18C连接到反相器28和30的控制端子。尽管使能端子16C示为控制反相器24和26的使能端子而使能端子18C示为控制反相器28和30的使能端子，但这些不是对本专利技术的限制。例如，使能端子16C可以配置成控制反相器26，而使能端子18C可以配置成控制反相器30，而不是分别控制反相器24和26以及反相器28和30。图2是示出电路配置IOB的电路示意图，其中使能端子16C可以配置成控制反相器26，而使能端子18C可以配置成控制反相器30，并且反相器24和28的使能输入或者不连接，即浮置，或者可以没有。此外，使能端子12E可以配置成有效高输入端子，使得收发器10可以响应于出现在输入端子12E处的逻辑高信号而启用。图3是示出电路配置IOC的电路示意图，其中使能端子12E可以配置成有效高输入端子。应当指出，方向改变控制元件20和22不限于是与门，而是可以利用配置成启用和禁用驱动器部分16和18的其它逻辑门或者逻辑门的组合来实现。根据一种实施方式，方向控制电路14包括连接到方向标记本文档来自技高网...

【技术保护点】
一种自动感测双向收发器，包括：双向数据发送电路，具有第一和第二输入/输出端子以及第一和第二输入端子；比较器，具有第一和第二输入端子及输出端子，所述比较器的第一输入端子耦合到所述双向数据发送电路的第一输入/输出端子而所述比较器的第二输入端子耦合到所述双向数据发送电路的第二输入/输出端子；以及方向标记部，具有输入端子和第一输出端子，所述方向标记部的输入端子耦合到所述比较器的输出端子。

【技术特征摘要】
2012.01.30 US 13/360,9271.一种自动感测双向收发器，包括: 双向数据发送电路，具有第一和第二输入/输出端子以及第一和第二输入端子；比较器，具有第一和第二输入端子及输出端子，所述比较器的第一输入端子耦合到所述双向数据发送电路的第一输入/输出端子而所述比较器的第二输入端子耦合到所述双向数据发送电路的第二输入/输出端子；以及 方向标记部，具有输入端子和第一输出端子，所述方向标记部的输入端子耦合到所述比较器的输出端子。2.如权利要求1所述的自动感测双向收发器，还包括耦合在所述比较器的输出端子与所述方向标记部的输入之间的延迟元件。3.如权利要求2所述的自动感测双向收发器，其中所述延迟元件的延迟时间比所述比较器和信号发送路径的总传播延迟长。4.如权利要求1所述的自动感测双向收发器，其中所述双向数据发送电路包括第一和第二信号发送路径。5.如权利要求4所述的自动感测双向收发器，其中所述第一信号发送路径包括具有输入端子、输出端子和使能端子的第一驱动器级。6.如权利要求5所述的自动感测双向收发器，其中所述第一驱动器级包括: ...

【专利技术属性】
技术研发人员：A·皮门特尔，J·勒普考斯基，F·多佛，盛森鹏，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：