通电复位电路制造技术

提供一种通电复位电路，其不论电源启动的状态如何而正常动作。一种通电复位电路，其由如下部分构成：NMOS晶体管，其源极连接到第二电源端子，栅极连接到漏极；耗尽型NMOS晶体管，其源极连接到NMOS晶体管的漏极，漏极连接到第一电源端子，栅极连接到第二电源端子；PMOS晶体管，其源极连接到第一电源端子，栅极连接到NMOS晶体管的漏极；电容器，其一端连接到PMOS晶体管的漏极，另一端连接到第二电源端子；以及波形整形电路，其输入端子连接到PMOS晶体管的漏极，并由输出端子作为通电复位信号而输出。这样，在从任何电源电压开始的启动中，都实现准确的通电复位信号输出。

【技术实现步骤摘要】
通电复位电路
本专利技术涉及CMOS半导体集成电路的通电复位电路。
技术介绍
在不具有复位端子的CMOS半导体集成电路中，内置有在连接电源时初始化内部逻辑电路、模拟电路的通电复位电路。用图2对现有的通电复位电路进行说明。电源电压启动时，通过电容111的耦合，节点B的电压也成为电源电压。于是，通过逆变器121，节点C的电压变成低电平。节点C的电压通过波形整形电路107进行波形整形，并向节点D输出低电平的复位信号。该复位信号将初始化与节点D连接的电路。还有，节点C的电压变成低电平时，NMOS晶体管103将截止。控制电路100在输入端子变成低电平时，向输出端子输出高电平信号。NMOS晶体管102因栅极电压变高而导通，积蓄于电容111的电荷经由耗尽型NMOS晶体管101放电。节点B的电压下降到逆变器121的反转电压时，节点C的电压变为高电平。节点C的电压通过波形整形电路107被整形，节点D的复位信号被解除。还有，当节点C的电压变成高电平时，NMOS晶体管103导通而使电容111放电，从而节点B的电压成为接地电压。这里，现有的通电复位电路因为在节点C设置有下拉元件122，所以有以下特征：即使在电源电压的启动速度慢的情况或在电源电压从接地电压以外的电压开始启动的情况下，节点C的电压也不容易变成不稳定。专利文献1：日本特开2009-152735号公报。
技术实现思路
但是，现有的通电复位电路在内部电压不稳定时有可能不正常动作。特别是，在电源电压从负的状态启动时，尽管节点B不低于接地电压，节点C也低于接地电压。因此，之后即使波形整形电路的电源启动，波形整形电路也不能输出通电复位信号。本专利技术解决上述课题，并提供一种通电复位电路，其不论电源起动的状态如何，能够可靠地输出通电复位信号。本专利技术的通电复位电路由下列部分构成：NMOS晶体管，其源极连接到第二电源端子，栅极连接到漏极；耗尽型NMOS晶体管，其源极连接到所述NMOS晶体管的漏极，漏极连接到第一电源端子，栅极连接到所述第二电源端子；PMOS晶体管，其源极连接到所述第一电源端子，栅极连接到所述NMOS晶体管的漏极；电容器，其一端连接到所述PMOS晶体管的漏极，另一端连接到所述第二电源端子；以及波形整形电路，其输入端子连接到所述PMOS晶体管的漏极，并由输出端子作为通电复位信号而输出。在第一和第二电源端子之间无足够的电位差时，PMOS晶体管成为断开状态，但在所述电源端子之间产生足够的电位差时，PMOS晶体管将导通并对所述电容器充电，之后，通过波形整形电路输出通电复位信号。根据本专利技术，在从任何电源电压开始的启动的情况下，都实现准确的通电复位信号输出。附图说明图1是示出本专利技术的通电复位电路的电路图；图2是示出现有的通电复位电路的电路图。标号说明1第一电源端子；2第二电源端子；3耗尽型NMOS晶体管；4NMOS晶体管；5PMOS晶体管；6电容器；7波形整形电路；8通电复位信号。具体实施方式图1是示出本专利技术的通电复位电路的电路图。通电复位电路由耗尽型NMOS晶体管3、NMOS晶体管4、PMOS晶体管5、电容器6、波形整形电路7以及第一电源端子1和第二电源端子2构成。NMOS晶体管4的源极连接到第二电源端子2，栅极连接到漏极。耗尽型NMOS晶体管3的漏极连接到第一电源端子1，源极连接到NMOS晶体管4的漏极，栅极连接到第二电源端子2。PMOS晶体管5的源极连接到第一电源端子1，栅极连接到NOMS晶体管4的漏极，漏极连接到电容器6的一个端子。电容器6的另一个端子连接到第二电源端子2。波形整形电路7的输入端子连接到PMOS晶体管5的漏极，并输出通电复位信号8。如上述构成的本专利技术的通电复位电路，进行如下动作并准确地输出通电复位信号。在第一电源端子1和第二电源端子2之间的电位差小于耗尽型NMOS晶体管3的阈值电压的绝对值时，耗尽型NMOS晶体管3成为导通状态，且饱和接线的NMOS晶体管4的漏极电压成为与第一电源端子1相等。在电源电压上升时，NMOS晶体管4的漏极电压将上升到NMOS晶体管4的阈值电压或耗尽型NMOS晶体管3的阈值电压的绝对值中任一个小的电压。NMOS晶体管4的漏极电压作为PMOS晶体管的栅极电压而输入，因此，PMOS晶体管5将随着电源电压的上升从断开状态转移到导通状态。转移到导通状态的PMOS晶体管5将开始对电容器6的充电，当对电容器充入足够的电荷时，通过波形整形电路7解除通电复位信号8。在第一电源端子的电压低于第二电源端子的电压的情况下，耗尽型NMOS晶体管3也维持导通状态，并且PMOS晶体管5成为截止状态或因寄生二极管而在与电容器6之间的端子出现比第一电源端子还要略高的电压。之后，在第一电源端子和第二电源端子的电位差变成零，且在第一电源端子的电压变得比第二电源端子高的过程中，在耗尽型NMOS晶体管3为导通的状态的区域，饱和接线的NMOS晶体管4的漏极电压变成与第一电源端子的电压相等，变成断开状态之后的动作与通常的电源启动动作相同。如上所说明的那样，根据本专利技术的通电复位电路，不论电源起动的状态如何，能够准确地输出通电复位信号。本文档来自技高网...

【技术保护点】
一种通电复位电路，具备：NMOS晶体管，其源极连接到第二电源端子，栅极连接到漏极；耗尽型NMOS晶体管，其源极连接到所述NMOS晶体管的漏极，漏极连接到第一电源端子，栅极连接到所述第二电源端子；PMOS晶体管，其源极连接到所述第一电源端子，栅极连接到所述NMOS晶体管的漏极；电容器，其一端连接到所述PMOS晶体管的漏极，另一端连接到所述第二电源端子；以及波形整形电路，其输入端子连接到所述PMOS晶体管的漏极，并由输出端子作为通电复位信号而输出。

【技术特征摘要】
2012.01.30 JP 2012-017053;2012.09.25 JP 2012-21131.一种通电复位电路，具备：NMOS晶体管，其源极连接到第二电源端子，栅极连接到漏极；耗尽型NMOS晶体管，其源极连接到所述NMOS晶体管的漏极，漏...

【专利技术属性】
技术研发人员：冈智博，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：