多路模拟乘除法运算电路制造技术

本发明专利技术涉及模拟集成电路技术，特别涉及一种多路模拟乘除法运算电路。本发明专利技术公开了一种多路模拟乘除法运算电路，采用的技术方案是，多路模拟乘除法运算电路，包括：晶体管Qk、晶体管Q'k，k=0,1..n，晶体管Mi,j、晶体管M'i,j，i=k+1|k=0,1..n-1，j=1,2，运放和电阻。本发明专利技术的电路结构能够现多路模拟信号的乘除法运算，电流I'n满足关系式本发明专利技术具有输出结果温度系数小，电路结构简单的特点。本发明专利技术输入输出均为电流信号，属于电流型模拟乘除法运算电路，无密勒效应，运算速度快。

【技术实现步骤摘要】

本专利技术涉及模拟集成电路技术，特别涉及一种多路模拟乘除法运算电路。
技术介绍
模拟乘法除法电路是用来实现模拟量之间相乘相除运算功能的，它不但可用于对模拟量的运算，而且广泛应用于通信系统、测量系统、控制系统等领域，对模拟信号进行转换和处理。常用的模拟乘法器大多使用吉尔伯特单元，如图1所示。电路由Vin2控制电流源Q3的电流iEE，iEE的变化导致了 Ql和Q2跨导gm的变化，因此该电路又称为变跨导式模拟乘法器。电路输出Vo为:RVQ=-Kvxvy，其中&，其中Vt是热电压，与温度相关。由于该电路的输出\的系数中含有与绝对温度成正比的量VT，温度特性差，且输入和输出都是电压信号，存在密勒效应，运算速度慢。模拟除法电路大多利用模拟乘法器单元，连接成如图2所示的形式。因此模拟乘法器中存在的问题在模拟除法器中依然存在，并且电路结构复杂。而要实现多路模拟信号乘除法运算，需将模拟乘法器和除法器进行级联，进一步加大了电路的复杂程度。
技术实现思路
本专利技术所要解决的技术问题，就是提供一种多路模拟乘除法运算电路，实现多路模拟信号的乘除法运算，简化电路设计、提高运算速度并降低温度对输出结果的影响。本专利技术解决所述技术问题，采用的技术方案是，多路模拟乘除法运算电路，包括:晶体管Qk、晶体管Q’ k，k=0, 1..n,晶体管My、晶体管M’ i；J, i=k+l IkHlri, j=l, 2,运放和电阻；其特征在于，所述多路模拟乘除法运算电路具有对称结构，晶体管Qk与晶体管Q’ k结构相同，位置对称，晶体管My.与晶体管M’ ,j结构相同，位置对称；晶体管Qk发射极与晶体管Mi,:连接，晶体管Q’ k发射极与晶体管M’ i连接；晶体管Mi, i与晶体管Mm连接，晶体管M’ ,工与晶体管M’ 连接；偏置电流IB1、I’ Bi分别由晶体管和晶体管M’ u输入，晶体管Qk的发射极接电流Ik，晶体管Q’ k的发射极接电流I’ k，晶体管Q’ 发射极通过电阻接地，晶体管Qk和晶体管Q’ k集电极接参考电平，运放输出端连接晶体管Qtl和晶体管Q’ ^的基极，运放的两个输入端分别连接晶体管Qn和晶体管Q’ 的发射极。推荐的，所述运放为输出轨到轨运放。具体的，所述多路模拟乘除法运算电路为电流型模拟乘除法运算电路。进一步的，所述晶体管Mu和晶体管M’U为场效应型晶体管或双极型晶体管。进一步的，所述晶体管Qk和晶体管Q ’ k为NPN型晶体管或PNP型晶体管。本专利技术的有益效果是，能够现多路模拟信号的乘除法运算，输出结果温度系数小，电路结构简单，输入输出均为电流信号。本专利技术电路属于电流型模拟乘除法运算电路，无密勒效应，运算速度快。附图说明图1是传统的模拟乘法器电路图；图2是传统的模拟除法器电路图；图3是实施例1的电路图；图4是实施例2电路图；图5是实施例3的电路图；图6是图5所不电路的电流关系曲线；图7是图5所示电路的输出电流与温度的关系曲线。具体实施例方式下面结合附图及实施例，详细描述本专利技术的技术方案。本专利技术的多路模拟乘除法运算电路，包括:晶体管Qk、晶体管Q’ k，k=0, 1..n，晶体管My、晶体管M’ i，j，i=k+l Ikm1J=I, 2，运放和电阻。本专利技术的多路模拟乘除法运算电路结构对称，晶体管Qk与晶体管Q’ k具有相同结构和参数，并处于电路的对称位置。晶体管Qk和晶体管Q’ k可以米用NPN型晶体管或PNP型晶体管。晶体管My与晶体管M’ i； j也具有相同结构和参数，同样处于电路的对称位置。晶体管和晶体管M’ u可以采用场效应型晶体管或双极型晶体管。在电路连接关系上，晶体管Qk发射极与晶体管连接，晶体管Q’ k发射极与晶体管M’ u连接； 晶体管Mm与晶体管My连接，晶体管M’ n与晶体管M’ i2连接。偏置电流IB1、I’ Bi分别由晶体管Mil和晶体管M’ n输入，晶体管Qk的发射极接电流Ik，晶体管Q’ k的发射极接电流I’ k，晶体管Q’ 发射极通过电阻接地，晶体管Qk和晶体管Q’ k集电极接参考电平，本专利技术晶体管Qk和晶体管Q’ k集电极的连接并没有严格的规定，参考电平可以是电源电压等。运放输出端与晶体管Qtl和晶体管Q’o基极的连接点是本专利技术电路的对称点，运放的两个输入端分别连接晶体管9 和晶体管Q’n的发射极。本专利技术的多路模拟乘除FJn I,法运算电路，电流I’ 满足关系式1L。 I Ik=O^当晶体管Qk和晶体管Q’ k为NPN型晶体管，晶体管Mi,」和晶体管M’ Uj为场效应晶体管N型场效应晶体管(NM0S晶体管)时，电路连接方式如图3所不。当晶体管Qk和晶体管Q’ k为PNP型晶体管，晶体管My.和晶体管M’ i；J为PMOS晶体管时，电路连接方式如图4所示。实施例1参见图3，当晶体管Qk和晶体管Q’ k为NPN型晶体管，晶体管Mi,」和晶体管M’ i； j为NMOS晶体管时，本例电路连接关系是，晶体管Qk的发射极连接到电流Ik的负端和晶体管Mi,:的栅极，晶体管的漏极连接到偏置电流Im的正端和晶体管的栅极。晶体管Mm的源极连接到晶体管My的漏极和晶体管Qi的基极。晶体管Q’ k的发射极连接到输入电流I’ k的负端和晶体管M’ M的栅极，晶体管M’ u的漏极连接到偏置电流I’Bi的正端和晶体管M’ ,2的栅极，晶体管M’ ,:的源极连接到晶体管M’ ,2的漏极和Q’ i的基极。晶体管Qn的发射极连接到电流In的负端和运放A的反向输入端，晶体管Q’ n的发射极连接到运放A的同向输入端和电阻R的一端，电阻R的另一端、电流Ik的正端、电流I’ k的正端、晶体管和晶体管M’ i；2的源极均接地。运放A的输出端连接晶体管Qtl和晶体管Q’ ^的基极。其中k=0，1..n，本文档来自技高网...

【技术保护点】
多路模拟乘除法运算电路，包括：晶体管Qk、晶体管Q“k，k=0,1..n，晶体管Mi,j、晶体管M“i,j，i=k+1|k=0,1..n?1，j=1,2，运放和电阻；其特征在于，所述多路模拟乘除法运算电路具有对称结构，晶体管Qk与晶体管Q“k结构相同，位置对称，晶体管Mi,j与晶体管M“i,j结构相同，位置对称；晶体管Qk发射极与晶体管Mi,1连接，晶体管Q“k发射极与晶体管M“i,1连接；晶体管Mi,1与晶体管Mi,2连接，晶体管M“i,1与晶体管M“i,2连接；偏置电流IBi、I“Bi分别由晶体管Mi,1和晶体管M“i,1输入，晶体管Qk的发射极接电流Ik，晶体管Q“k的发射极接电流I“k，晶体管Q“n发射极通过电阻接地，晶体管Qk和晶体管Q“k集电极接参考电平，运放输出端连接晶体管Q0和晶体管Q“0的基极，运放的两个输入端分别连接晶体管Qn和晶体管Q“n的发射极。

【技术特征摘要】
1.多路1旲拟乘除法运算电路，包括:晶体管Qk、晶体管Q’k，k=0, 1..n,晶体管Mu、晶体管M’ i；J, i=k+l lum，j=l, 2，运放和电阻；其特征在于，所述多路模拟乘除法运算电路具有对称结构，晶体管Qk与晶体管Q’ k结构相同，位置对称，晶体管与晶体管M’ ,j结构相同，位置对称；晶体管Qk发射极与晶体管连接，晶体管Q’ k发射极与晶体管M’ u连接；晶体管与晶体管My连接，晶体管M’ M与晶体管M’ ,2连接；偏置电流IB1、I’ Bi分别由晶体管和晶体管M’ M输入，晶体管Qk的发射极接电流Ik，晶体管Q’ k的发射极接电流I’ k，晶体管Q’ n发射极通过电阻接...

【专利技术属性】
技术研发人员：李泽宏，蒋汇，曾智，刘广涛，吴明进，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：