用于芯片的测试控制电路制造技术

本实用新型专利技术涉及用于芯片的测试控制电路。例如，本实用新型专利技术的实施例提供一种用于芯片的测试控制电路，测试控制电路被包含在芯片中，并且包括：第一端子，连接至芯片的电源端子；第二端子，连接至芯片中用于测试芯片的电特性的测试电路；以及控制模块，操作以基于经由第一端子接收的芯片的电源电压而产生至少一个测试控制信号，并且经由第二端子向测试电路输出测试控制信号以控制测试电路的操作。还公开了包含该测试控制电路的芯片。（*该技术在2022年保护过期，可自由使用*）

Test control circuit for chip

The utility model relates to a test control circuit for a chip. For example, the embodiment of the utility model provides a control circuit for testing chip, test control circuit is included in the chip, and includes a first terminal connected to the power supply terminal chip; second terminal test circuits connected to the chip for testing chip; and a control module, power supply to operate the voltage received by the first terminal based on chip generates at least one control signal test, and through the second terminal to output the test circuit to test the control signal to control the operation of the test circuit. Also disclosed is a chip comprising the test control circuit.

【技术实现步骤摘要】

本技术的实施例总体上涉及电路领域，更具体地，涉及用于芯片的测试控制电路。
技术介绍
在芯片进行封装和投入使用之前，通常需要对芯片的各种电特性进行测试，例如测试芯片中各个元件的电阻、电容、功率等情况。已知的是，在芯片中除了具有实现其常规功能所需的电路部分之外，通常还包括一块用于对芯片进行上述测试的测试电路。传统上，芯片具有专门的管脚用于将测试控制信号馈送至测试电路，以便控制该测试电路进入和退出测试模式以及执行各种测试操作。然而，很多常用的芯片的管脚数目是有限的。这样的芯片只包含较少的管脚，甚至某些芯片只具有用于连接电源和地的两个管脚。在这种情况下，很难甚至无法向芯片输入测试控制信号，从而也就无法对测试电路进行有效的控制以执行测试功能。
技术实现思路
为了解决现有技术中的上述问题以及其他潜在的问题，本技术的实施例提供一种用于芯片的测试控制电路。在本技术的一个方面，提供一种用于芯片的测试控制电路。该测试控制电路被包含在芯片中并且包括:第一端子，连接至芯片的电源端子；第二端子，连接至芯片中的测试电路，测试电路操作以测试芯片的电特性；以及控制模块，操作以基于经由第一端子接收的芯片的电源电压而产生至少一个测试控制信号，并且经由第二端子向测试电路输出至少一个测试控制信号以控制测试电路的操作。根据某些实施例，该测试控制电路进一步包括:比较器，包括同相输入端、反相输入端和输出端，同相输入端连接至第一端子和参考电压中的一个，反相输入端连接至第一端子和参考电压中的另一个，输出端子连接至控制模块，比较器操作以通过将电源电压与参考电压进行比较而产生电源电压的图案，并且经由输出端子向控制模块输出电源电压的图案，其中控制模块操作以根据电源电压的图案而产生至少一个测试控制信号。根据某些实施例，该测试控制电路进一步包括:分压模块，连接在第一端子与比较器的同相输入端或反相输入端之间，操作以按照预定比例降低电源电压，并且将降低的电源电压馈送至比较器以便与按照预定比例降低的基准电压进行比较。根据某些实施例，该测试控制电路进一步包括:第三端子，连接至时钟源，时钟源操作以产生时钟信号；其中控制模块操作以基于电源电压和经由第三端子从时钟源接收的时钟信号而产生至少一个测试控制信号。根据某些实施例，控制模块包括以下至少一个:脉冲宽度确定模块，操作以利用经由第三端子接收的时钟信号确定电源电压的脉冲宽度信息；以及脉冲占空比确定模块，操作以利用经由第三端子接收的时钟信号确定电源电压的脉冲占空比信息。根据某些实施例，第三端子连接至芯片内部的时钟源，或者经由芯片的附加端子而连接至芯片外部的时钟源。根据某些实施例，控制模块操作以响应于电源电压处于芯片的非额定电压水平而产生至少一个测试控制信号。在本技术的第二方面，提供一种芯片。该芯片包括:电源端子，连接至用于为芯片供电的电源；用于测试芯片的电特性的测试电路；以及上文概述的测试控制电路。根据某些实施例，该芯片进一步包括:时钟源，连接至测试控制电路，并且操作以产生时钟信号并且将时钟信号馈送给测试控制电路。根据某些实施例，该芯片进一步包括:附加端子，连接至外部时钟源和测试控制电路，并且操作以将外部时钟源产生的时钟信号馈送给测试控制电路。通过下文描述将会理解，利用本技术的实施例，允许根据芯片的电源电压中携带的信息生成控制信息，以控制测试电路进入或离开测试模式以及执行各种测试功能。以此方式，有效地解决了由于管脚数目有限给芯片测试带来的不便。附图说明通过参考附图阅读下文的详细描述，本技术实施例的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本技术的若干实施例，其中:图1示出了根据本技术一个示例性实施例的芯片的示意性框图；图2示出了根据本技术一个示例性实施例的芯片测试控制电路的示意性框图；图3示出了根据本技术一个示例性实施例的芯片测试控制电路的示意性框图；图4示出了根据本技术一个示例性实施例的芯片测试控制电路的示意性框图；图5示出了根据本技术一个示例性实施例的芯片的示意性框图；图6示出了根据本技术一个示例性实施例的芯片的示意性框图；以及图7示出了根据本技术一个示例性实施例的芯片测试控制方法的示意性流程图。在附图中，相同的标号指代相同或相似的元件。具体实施方式下面将参考附图中示出的若干示例性实施例来描述本技术的原理和精神。应当理解，给出这些实施例仅仅是为了使本领域技术人员能够更好地理解进而实现本技术，而并非以任何方式限制本技术的范围。本技术的总体思路是:可以将芯片的供电端子接收到的电源电压馈送到芯片中的测试控制电路，以允许测试控制电路根据电源电压所携带的信息(例如，信号图案、信号时间特性等等)来控制芯片中测试电路的操作。特别地，在确保不对芯片造成损坏的情况下，可以利用该芯片的非额定工作电压来驱动和控制测试电路。注意，在下文描述中，术语“连接”是指以任何适当的方式将两个对象耦合在一起，包括直接连接也包括间接连接。首先参见图1，其示出了根据本技术一个示例性实施例的芯片100的示意性框图。如图所示，芯片100包括测试控制电路101、测试电路102以及功能电路103。测试控制电路101与测试电路102连接，并且操作以控制测试电路102的操作和状态。测试电路102操作以对芯片100及其元件的各种电性能进行测试。这些测试包括任何目前已知或者将来开发的测试，例如测量芯片中的各种元件的电阻、电容、功率、熔断，等等。本技术的范围在此方面不受限制。测试电路102所执行的测试功能通常在芯片100封装和使用之前的测试阶段完成。测试电路102的结构和功能在本领域中是已知的，在此不再赘述。而且，任何类型的测试电路102均可与本技术的实施例结合使用，本技术的范围在此方面不受限制。功能电路103是用于实现芯片100自身的功能的电路模块。如图1所示，芯片100包括电源端子104和接地端子105。电源端子104连接至为芯片供电的电源(VDD)，并且接地端子连接至地(VSS)。电源端子104与测试控制电路101连接，使得测试控制电路101可以接收芯片100的电源电压，并用以控制测试电路102的操作。特别地，根据本技术的实施例，测试控制电路101操作以响应于处于芯片的非额定电压水平的电源电压，而生成相应的至少一个测试控制信号以控制测试电路102的操作。例如，如果芯片100的额定电压为5V，但是其可以耐受超过不超过IOV的电压，则测试控制电路101操作以基于5V-10V范围内的电源电压生成测试控制信号以控制测试电路102。同样，如果芯片100在3.3V以上能够保证基本正常的操作，则测试控制电路101操作以利用3.3V-5V范围内的电源电压来生成测试控制信号以控制测试电路102。换言之，根据本技术的实施例，允许测试控制电路101响应于处于过压或者低压状态的电源电压来控制测试电路102的操作。测试控制电路101的结构和功能将在下文详述。利用图1所示的结构，不需要芯片100具有专门的管脚、端子或者引线便可以方便、有效地控制测试电路102的工作。这是有益的，对于管脚数目有限的芯片而言是尤其如此。下面参考图2，其示出了根据本技术本文档来自技高网...

【技术保护点】
一种用于芯片的测试控制电路，其特征在于，所述测试控制电路被包含在所述芯片中，并且包括：第一端子，连接至所述芯片的电源端子；第二端子，连接至所述芯片中的测试电路，所述测试电路操作以测试所述芯片的电特性；以及控制模块，操作以基于经由所述第一端子接收的所述芯片的电源电压而产生至少一个测试控制信号，并且经由所述第二端子向所述测试电路输出所述至少一个测试控制信号以控制所述测试电路的操作。

【技术特征摘要】
1.一种用于芯片的测试控制电路，其特征在于，所述测试控制电路被包含在所述芯片中，并且包括: 第一端子，连接至所述芯片的电源端子； 第二端子，连接至所述芯片中的测试电路，所述测试电路操作以测试所述芯片的电特性；以及 控制模块，操作以基于经由所述第一端子接收的所述芯片的电源电压而产生至少一个测试控制信号，并且经由所述第二端子向所述测试电路输出所述至少一个测试控制信号以控制所述测试电路的操作。2.根据权利要求1所述的测试控制电路，其特征在于，进一步包括: 比较器，包括同相输入端、反相输入端和输出端，所述同相输入端连接至所述第一端子和参考电压中的一个，所述反相输入端连接至所述第一端子和所述参考电压中的另一个，所述输出端子连接至所述控制模块，所述比较器操作以通过将所述电源电压与所述参考电压进行比较而产生所述电源电压的图案，并且经由所述输出端子向所述控制模块输出所述电源电压的图案， 其中所述控制模块操作以根据所述电源电压的图案而产生所述至少一个测试控制信号。3.根据权利要求2所述的测试控制电路，其特征在于，进一步包括: 分压模块，连接在所述第一端子与所述比较器的所述同相输入端或所述反相输入端之间，操作以按照预 定比例降低所述电源电压，并且将降低的电源电压馈送至所述比较器以便与按照所述预定比例降低的所述基准电压进行比较。4.根据权利要求1所述的测试控制电路，其特征在于，进一步包括: 第三端子，连接至时钟源，所述时...

【专利技术属性】
技术研发人员：王乃龙，阳冠欧，
申请(专利权)人：艾尔瓦特集成电路科技天津有限公司，
类型：实用新型
国别省市：