封装组件及其形成方法技术

本发明专利技术公开了封装组件和形成封装组件的方法，其中，该封装组件包括通过互连接合结构电连接至衬底的半导体管芯。半导体管芯包括上覆半导体衬底的凸块以及上覆半导体衬底并与凸块的第一部分物理接触的模塑料层。衬底包括位于导电区域上的不流动底部填充层。凸块的第二部分与不流动底部填充层物理接触以形成互连接合结构。

【技术实现步骤摘要】

本专利技术涉及封装组件的制造，更具体地，涉及用于半导体器件的封装组件的制造。
技术介绍
现代集成线路由上百万个有源器件(诸如晶体管和电容器)构成。这些器件开始时彼此隔离，但之后互连在一起来形成功能电路。典型的互连结构包括诸如金属线(配线)的横向互连以及诸如通孔和接触的垂直互连。现代集成线路的性能与密度越来越受到互连的制约。在互连结构的顶部上，在各个管芯的表面上形成并露出接合焊盘。通过接合焊盘进行电连接以将管芯连接至封装衬底或另一管芯。接合焊盘可用于引线接合或倒装接合。倒装封装采用凸块来在管芯的输入/输出(I/o)板与衬底或封装的引线框之间建立电接触。从结构上来说，凸块实际包括凸块本身以及位于凸块与I/o板之间的“凸块下金属层”(UBM)。目前，晶圆级管芯规模封装(WLCSP)因其成本低且具有相对简单的工艺而被广泛应用。在典型的WLCSP中，诸如再分布线(RDL)的后钝化互连(PPI)线形成在钝化层上，随后形成聚合物薄膜及凸块。在WLCSP技术中采用焊球置放或焊球滴落(ball drop)工艺，但焊球滴落性能仍然存在问题。
技术实现思路
根据本专利技术的第一方面，提供了一种封装组件，包括通过互连接合结构电连接至衬底的半导体管芯:其中，半导体管芯包括上覆半导体衬底的凸块以及上覆半导体衬底并与凸块的第一部分物理接触的模塑料层；其中，衬底包括位于导电区域上的不流动底部填充层；以及其中，凸块的第二部分与不流动底部填充层物理接触以形成互连接合结构。优选地，凸块是焊料凸块。优选地，凸块电连接至导电区域。优选地，凸块的第二部分从模塑料层的顶面突出。优选地，半导体管芯还包括位于半导体衬底与模塑料层之间的后钝化互连(PPI)层。优选地，半导体管芯还包括位于PPI层与模塑料层之间的聚合物层。优选地，半导体管芯还包括位于PPI层与半导体衬底之间的聚合物层。优选地，凸块是直径大于200 μ m的焊料凸块。根据本专利技术的另一方面，提供了一种形成封装组件的方法，包括:在衬底上形成不流动底部填充层；以及将半导体管芯附接至衬底， 其中，半导体管芯包括凸块以及与凸块的下部物理接触的模塑料层；并且凸块的上部与不流动底部填充层物理接触。优选地，模塑料层通过涂覆液态模塑料材料并固化液态模塑料材料来形成。优选地，衬底包括导电区域以及不流动底部填充层形成在导电区域上。优选地，凸块的上部电连接至衬底的导电区域。优选地，凸块为直径大于200 μ m的焊料凸块。根据本专利技术的又一方面，提供了一种形成封装组件的方法，包括:在第一衬底上形成凸块；在第一衬底上形成模塑料层，模塑料层与凸块的下部物理接触；在第二衬底上形成不流动底部填充层；以及将第一衬底附接至第二衬底，其中，第二衬底包括位于导电区域上的不流动底部填充层；其中，凸块的上部与不流动底部填充层物理接触并电连接导电区域，以在第一衬底与第二衬底之间形成互连接合结构。优选地，形成模塑料层的步骤包括:在凸块的上方涂覆液态模塑料材料；施加压力，以使液态模塑料材料的顶面低于凸块的上部；以及固化液态模塑料材料。优选地，第一衬底包括半导体衬底。优选地，该方法还包括:在形成凸块和模塑料层之前，在第一衬底上形成后钝化互连(PPI)层。优选地，该方法还包括:在形成凸块和模塑料层之前，在PPI层上形成聚合物层。优选地，该方法还包括:在形成PPI层之前，在第一衬底上形成聚合物层。优选地，凸块为直径大于200 μ m的焊料凸块。附图说明图1至图5是根据示例性实施例的处于半导体器件的形成方法的各个中间阶段的半导体管芯的截面图；图6是根据示例性实施例的封装衬底的截面图；以及图7是根据示例性实施例的封装组件的截面图。具体实施例方式以下详细讨论本公开实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种特定环境下具体化的可应用专利技术概念。所讨论的特定实施例仅仅是制造和使用实施例的具体方式，并未限制本公开的范围。本文所描述的实施例涉及半导体器件使用的凸块结构的利用。如下面将要讨论的，实施例公开了采用凸块结构，用于将一个衬底附接至另一衬底，其中，每个衬底都可以是管芯、晶圆、中介衬底、印刷电路板、封装衬底等，从而允许以下附接:管芯与管芯、晶圆与管芯、晶圆与晶圆、管芯或晶圆与中介衬底或印刷电路板或封装衬底等。在各附图及所示实施例中，类似的参考标号用于表示类似的元件。现在详细参考附图所示的示例性实施例。在任何可能的情况下，在附图和说明书中使用相同的参考标号来表示相同或类似的部分。在附图中，为了清楚和方便，可以夸大形状和厚度。该说明书具体涉及形成根据本公开的装置的一部分或者更加直接地与根据本公开的装置协作的元件。应该理解，未明确示出或描述的元件可采用本领域技术人员公知的各种形式。此外，当一个层被称为在另一层上或在衬底上时，它可以直接位于另一层或衬底上，或者它们中间可能存在中介层。 该说明书中的“ 一个实施例”或“实施例”是指结合实施例描述的特定部件、结构或特性包括在至少一个实施例中。因此，该说明书中出现的术语“在一个实施例中”或“在实施例中”不是必须都指同一实施例。此外，特定部件、结构或特性可在一个或多个实施例中以任何合适的方式相结合。应该理解，以下附图没有按比例绘制；相反，这些附图仅用于说明。图1至图5是根据一些实施例的处于半导体器件的形成方法的各个中间阶段的半导体管芯的截面图。首先，参照图1，半导体衬底102包括衬底10、电路12、层间介电(ILD)层14、金属间介电(IMD)层16和相关金属层。根据一些实施例,不出了具有形成于其上的电路12的衬底10的一部分。例如,衬底10可以包括掺杂或未掺杂的体硅或者绝缘体上半导体(SOI)衬底的有源层。衬底10可设置为晶圆级规模或芯片级规模。还可以使用其他衬底，诸如多层或梯度衬底。形成在衬底10上的电路12可以是适用于特定应用的任何类型的电路。在一些实施例中，电路12包括形成在衬底10上的电器件，电器件上覆有一个或多个介电层。可以在介电层之间形成金属层以在电器件之间路由电信号。电器件也可以形成在一个或多个介电层中。例如，电路12可以包括各种N型金属氧化物半导体(NMOS)或P型金属氧化物半导体(PMOS)器件，例如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等，它们进行互连以实现一种或多种功能。功能可以包括存储结构、处理结构、传感器、放大器、配电、输入/输出电路等。本领域的技术人员可以理解，上述实例仅仅是示意性的目的来进一步解释一些实施例的应用，而不以任何方式限制本公开。其他电路可适合于给定应用。通过任何适当的方法(诸如旋涂、化学汽相沉积(CVD)和/或等离子体增强CVD(PECVD))，ILD层14可以由例如低K介电材料形成，诸如磷硅酸玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅酸盐玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、它们的化合物、它们的合成物、它们的组合等。在一些实施例中，ILD层14可包括多个介电层。可通过ILD层14形成接触件(未示出)以提供与电路12的电连接。一个或多个金属间介电(MD)层16和相关联的金属层可以形成在ILD层14的上方。一般来说，一个或多个MD层16和相关联的金属层(诸如金属线18和通孔19)用于使电路12彼此互连以及提供外部电连接。MD层1本文档来自技高网...

【技术保护点】
一种封装组件，包括通过互连接合结构电连接至衬底的半导体管芯：其中，所述半导体管芯包括上覆所述半导体衬底的凸块以及上覆所述半导体衬底并与所述凸块的第一部分物理接触的模塑料层；其中，所述衬底包括位于导电区域上的不流动底部填充层；以及其中，所述凸块的第二部分与所述不流动底部填充层物理接触以形成所述互连接合结构。

【技术特征摘要】
2012.01.24 US 61/590,255;2012.03.22 US 13/427,7871.一种封装组件，包括通过互连接合结构电连接至衬底的半导体管芯: 其中，所述半导体管芯包括上覆所述半导体衬底的凸块以及上覆所述半导体衬底并与所述凸块的第一部分物理接触的模塑料层； 其中，所述衬底包括位于导电区域上的不流动底部填充层；以及 其中，所述凸块的第二部分与所述不流动底部填充层物理接触以形成所述互连接合结构。2.根据权利要求1所述的封装组件，其中，所述半导体管芯还包括位于所述半导体衬底与所述模塑料层之间的后钝化互连(PPI)层。3.根据权利要求2所述的封装组件，其中，所述半导体管芯还包括位于所述PPI层与所述模塑料层之间的聚合物层。4.根据权利要求2所述的封装组件，其中，所述半导体管芯还包括位于所述PPI层与所述半导体衬底之间的聚合物层。5.一种形成封装组件的方法，包括: 在衬底上形成不流动底部填充层；以及 将半导体管芯附接至所述衬底， 其中，所述半导体管芯包括凸块以及与所述凸...

【专利技术属性】
技术研发人员：林鸿仁，王宗鼎，李建勋，吕文雄，郑明达，刘重希，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：