本发明专利技术揭示在CMOS工艺中单片集成光子元件与电子元件，且所述单片集成可包含以不同的硅层厚度在单一CMOS晶片上制造光子和电子装置。可利用块体CMOS工艺在绝缘体上半导体（SOI）晶片上且/或利用SOI?CMOS工艺在SOI晶片上制造所述装置。可利用双重SOI工艺和/或选择性区域生长工艺来制造所述不同的厚度。可在CMOS晶片上利用一次或一次以上氧植入和/或利用CMOS晶片上的CMOS沟槽氧化物来制造覆层。可利用外延横向过生长在所述CMOS沟槽氧化物上沉积硅。可利用选择性背面蚀刻来制造覆层。可通过在选择性蚀刻的区上沉积金属来制造反射表面。可将集成于所述CMOS晶片中的二氧化硅或硅锗用作蚀刻终止层。
【技术实现步骤摘要】
本专利技术的某些实施例涉及半导体处理。更明确来说，本专利技术的某些实施例涉及一种用于在CMOS工艺中单片集成光子元件和电子元件的方法和系统。
技术介绍
随着数据网络逐步增加以满足不断增长的带宽要求，铜数据通道的缺陷正变得显而易见。因辐射的电磁能量引起的信号衰减和串扰是此类系统的设计者所面临的主要阻碍。可通过均衡化、编码和屏蔽而使其在一定程度上减轻，但这些技术要求相当大的功率、复杂性和大体积电缆的代价，同时仅提供能达到的少量的改善和非常有限的缩放性。光学通信因为没有此些通道限制，已被视为铜链接的后继者。通过将此类系统与参考图式在本申请案的其余部分中所陈述的本专利技术进行比较，所属领域的技术人员将明白常规和传统的方法的其它限制和缺点。
技术实现思路
大体上在图中展示和/或结合图中的至少一者来描述一种用于在CMOS工艺中单片集成光子元件与电子元件的系统和/或方法，其在技术方案中有更全面的陈述。通过以下描述和图式，将更完全地理解本专利技术的各种优点、方面和新颖特征，以及本专利技术的所说明的实施例的细节。附图说明图1A是根据本专利技术的实施例的光子学方式实现的CMOS芯片的框图。图1B是说明根据本专利技术的实施例的示范性光子学方式实现的CMOS芯片的斜视图的图。图1C是说明根据本专利技术的实施例的耦合到光纤电缆的示范性CMOS芯片的图。图2是根据本专利技术的实施例的具有背面蚀刻和金属沉积的示范性光子学方式实现的工艺流的框图。图3A是根据本专利技术的实施例的具有双重SOI衬底的示范性光子学方式实现的工艺流的框图。图3B是根据本专利技术的实施例的具有不同光学和电子装置层厚度的示范性光子学方式实现的工艺流的框图。图3C是根据本专利技术的实施例的具有晶片/芯片结合的示范性光子学方式实现的工艺流的框图。图4A是根据本专利技术的实施例的示范性集成电气和光电子装置的横截面。图4B是根据本专利技术的实施例的使用双重SOI工艺而制造的示范性集成电气和光电子装置的横截面。图4C是根据本专利技术的实施例的使用两个硅层厚度而制造的示范性集成电气和光电子装置的横截面。图4D是根据本专利技术的实施例的使用晶片/芯片结合而制造的示范性集成电气和光电子装置的横截面。图5是说明根据本专利技术的实施例的将浅沟槽用作底部覆层的示范性结构的图。图6是说明根据本专利技术的实施例的示范性外延横向过生长光学装置的图。图7是说明根据本专利技术的实施例的通过移除硅而示范形成覆层的图。图8是说明根据本专利技术的实施例的通过氧植入和热处理而示范形成氧化物的图。图9是说明根据本专利技术的实施例的示范性背面蚀刻结构的图。图10是说明根据本专利技术的实施例的示范性背面蚀刻结构的图。图11是说明根据本专利技术的实施例的具有金属镜的示范性背面蚀刻结构的图。具体实施例方式可在用于在CMOS工艺中单片集成光子元件和电子元件的方法和系统中发现本专利技术的某些方面。本专利技术的示范性方面可包括在单一互补金属氧化物半导体(CMOS)晶片上以用于光子和电子装置的不同硅层厚度来制造光子和电子装置。可利用块体CMOS工艺在绝缘体上半导体(SOI)晶片上制造电子和光子装置。可利用SOI CMOS工艺在SOI晶片上制造电子和光子装置。可利用双重SOI工艺和/或选择性区域生长工艺来制造不同的硅层厚度。可利用进入CMOS晶片中的一次或一次以上以上氧植入和/或在CMOS晶片上利用CMOS沟槽氧化物来制造用于光子装置的覆层。可利用外延横向过生长将用于光子装置的硅材料沉积于所述CMOS沟槽氧化物上。可利用对CMOS晶片的在光子装置下方的区的选择性背面蚀刻来制造用于光子装置的覆层。可通过将金属沉积于CMOS晶片的选择性蚀刻的区上来制造用于光子装置的反射表面。可将使用氧植入集成于CMOS晶片中的二氧化硅用作用于背面蚀刻的蚀刻终止层。 可将集成于CMOS晶片中的硅锗用作用于背面蚀刻的蚀刻终止层。可在两个互补金属氧化物半导体(CMOS)晶片上通过将所述晶片中的每一者的至少一部分结合在一起而以用于光子和电子装置的不同的硅层厚度来制造光子和电子装置，其中所述CMOS晶片中的一者包括光子装置，且另一 CMOS晶片包括电子装置。图1A是根据本专利技术的实施例的光子学方式实现的CMOS芯片的框图。参看图1A，展示了在CMOS芯片130上的光电子装置，其包括高速光学调制器105A-105D、高速光电二极管11IA-111D、监视光电二极管113A-113H，以及包括接头103A-103K、光学终端115A-115D和光栅耦合器117A-117H的光学装置。还展示了电气装置和电路，其包括跨阻和限幅放大器(TIA/LA) 107A-107E、模拟和数字控制电路109和控制区段112A-112D。经由CMOS芯片130中制造的光学波导而在光学装置与光电子装置之间传送光学信号。另外，在图1A中通过虚线的椭圆来指示光学波导。举例来说，高速光学调制器105A-10 包括马赫-增德尔(Mach-Zehnder)或环形调制器，且实现对CW激光输入信号的调制。高速光学调制器105A-105D由控制区段112A-112D控制，且调制器的输出经由波导而光学耦合到光栅耦合器117E-117H。举例来说，接头103D-103K包括四端口光学耦合器，且用于对由高速光学调制器105A-10 产生的光学信号进行取样，其中通过监视光电二极管113A-113H来测量经取样的信号。接头103D-103K的未使用分支以光学终端115A-115D终止，以避免不需要的信号的背射。光栅耦合器117A-117H包括使得能够将光耦合进和耦合出CMOS芯片130的光栅。光栅耦合器117A-117D用于将从光纤接收到的光耦合到CMOS芯片130中，且可包括极化无关光栅耦合器。光栅耦合器117E-117H用于将来自CMOS芯片130的光耦合到光纤中。举例来说，光纤可用环氧树脂连接到CMOS芯片，且可与CMOS芯片130的表面的法线成一角度对准，以优化耦合效率。高速光电二极管11IA-1IID将从光栅耦合器117A-117D接收到的光学信号转换为电信号，所述电信号被传送到TIA/LA107A-107D以供处理。模拟和数字控制电路109可控制TIA/LA107A-107D的操作中的增益水平或其它参数。TIA/LA107A-107D可接着将电信号传送到CMOS芯片130上的其它电路和/或芯片外的电路/装置。 TIA/LA107A-107D可包括窄带、非线性光电子接收器电路。相应地，窄带接收器前端的后面可为不归零(NRZ)电平复位器电路。此电路限制光学接收器的带宽，以便减少积分噪声，进而增加信噪比。NRZ电平复位器可用于将所得的数据脉冲转换回NRZ数据。控制区段112A-112D包括使得能够对从接头103A-103C接收到的CW激光信号进行调制的电子电路。举例来说，高速光学调制器105A-10 需要高速电信号来调制马赫-增德尔干涉仪(MZI)的相应分支中的折射率。用于驱动MZI所需的电压摆幅是CMOS芯片130中的重要功率耗用。因此，如果用于驱动调制器的电信号可被分裂为若干域，其中每一域横越较低的电压摆幅，那么便提高了功率效率。在本专利技术的实施例中，对收发器所需的所有光学、电气和光电子装置以及耦合的激光源的集成使得能够在单一芯片上集成多个光电子收发器。在一不范性实施例中，CMO本文档来自技高网...
【技术保护点】
一种用于半导体处理的方法，所述方法包括：在具有用于光子和电子装置的不同的硅层厚度的两个互补金属氧化物半导体（CMOS）晶片上通过将所述晶片中的每一者的至少一部分结合在一起来制造所述光子装置和所述电子装置，其中所述CMOS晶片中的第一者包括所述光子装置，且所述CMOS晶片中的第二者包括所述电子装置。
【技术特征摘要】
2008.09.08 US 61/191,479;2008.11.14 US 61/199,3531.一种用于半导体处理的方法，所述方法包括: 在具有用于光子和电子装置的不同的硅层厚度的两个互补金属氧化物半导体(CMOS)晶片上通过将所述晶片中的每一者的至少一部分结合在一起来制造所述光子装置和所述电子装置，其中所述CMOS晶片中的第一者包括所述光子装置，且所述CMOS晶片中的第二者包括所述电子装置。2.根据权利要求1所述的...
【专利技术属性】
技术研发人员：蒂埃里·潘盖，斯特芬·格勒克纳，彼得·德多伯拉尔，谢里夫·阿布达拉，丹尼尔·库哈尔斯基，吉安洛伦佐·马西尼，横山公成，约翰·古肯伯格，阿蒂拉·梅基什，
申请(专利权)人：乐仕特拉公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。