非易失性存储器件和存储器系统及其编程方法和控制方法技术方案

根据示范性实施例，一种非易失性存储器件：第一存储单元，被配置成存储第一数据样式；第二存储单元，被配置成被使用编程电压编程；和，耦合编程控制单元。耦合编程控制单元可以被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作。所述验证操作可以给第一存储单元提供对应于第一数据样式的验证电压。耦合编程控制单元可以被配置成当第一存储单元上的验证操作指示通过时结束编程第二存储单元。

【技术实现步骤摘要】

本专利技术概念的示范性实施例涉及半导体存储器件，更具体地，涉及包括耦合编程(coupling program)控制单元的非易失性存储器件、和/或操作该器件的方法。
技术介绍
半导体存储器件可以包括例如DRAM和/或SRAM的易失性存储器。半导体存储器件也可以包括例如EEPROM、FRAM、PRAM、MRAM、快闪存储器等的非易失性存储器。易失性存储器在断电时可能丢失其中存储的数据，而非易失性存储器即使在断电时也可以保持其中存储的数据。具体来说，快闪存储器件可以具有例如高编程速度、低功耗、海量存储容量等的优点。由于这个原因，快闪存储器件可以被广泛用作计算机系统的存储介质。快闪存储器件可以每存储单元(memory cell)存储单比特数据或者两个或更多个数据比特(或者称作多比特数据)。每存储单元存储单比特数据的快闪存储器件可以被称作SLC快闪存储器件，并且根据阈值电压分布可以具有擦除状态和一个编程状态。每存储单元存储多比特数据的快闪存储器件可以被称作MLC快闪存储器件，并且根据阈值电压分布可以具有擦除状态和多个编程状态。在MLC快闪存储器件中，保障编程状态之间的读取裕量(read margin)很重要。但是，阈值电压在编程时由于各种因素所致可能变化。
技术实现思路
根据本专利技术概念的示范性实施例，一种快闪存储器件包括:第一存储单元，被配置成存储第一数据样式；第二存储单元，被配置成使用编程电压编程；和耦合编程控制单元。耦合编程控制单元被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作。所述验证操作可以给第一存储单元提供对应于第一数据样式的验证电压。耦合编程控制单元被配置成当第一存储单元上的验证操作指示通过时结束编程第二存储单元。耦合编程控制单元可以被配置成当第一存储单元上的验证操作指示失败时继续编程第二存储单元。存储器控制器可以被连接到第一存储单元和第二存储单元。第二存储单元可以是不具有从存储器控制器提供的数据样式的伪存储单元。第一存储单元可以被连接到第一字线，并且第二存储单元可以被连接到第二字线。第一字线和第二字线可以彼此相邻。第一存储单元可以被连接到第一位线，并且第二存储单元可以被连接到第二位线。第一位线和第二位线可以彼此不同。第一数据样式可以具有多级数据样式的最高阈值电压。根据本专利技术概念的示范性实施例，一种编程非易失性存储器件的方法可以包括:编程第一存储单元；执行验证操作来验证第二存储单元是否被利用第一数据样式编程，并且，当第二存储单元上的验证操作指示通过时，终止编程第二存储单元。所述验证操作可以包括给第一存储单元提供对应于第一数据样式的验证电压。当第二存储单元上的验证操作指示通过时，可以终止编程第二存储单元。所述方法还可以包括当第二存储单元上的验证操作指示失败时，继续编程第一存储单元；并且把编程电压供应给第一存储单元，直到第二存储单元上的所述验证操作通过为止。第一数据样式可以具有多级数据样式的最高阈值电压。第一存储单元可以被连接到第一字线，并且第二存储单元可以被连接到第二字线。第一字线和第二字线可以彼此相邻。第一存储单元可以被连接到第一位线，并且第二存储单元可以被连接到第二位线。 第一位线和第二位线可以彼此不同。根据本专利技术概念的示范性实施例，一种非易失性存储器件可以包括:第一存储单元，被配置成存储第一数据样式；第二存储单元，被配置成被供应编程电压；和耦合编程控制单元，被配置成根据第一数据样式和第一存储单元的编程状态，给第二存储单元提供编程电压。存储器控制器可以被连接到第一存储单元和第二存储单元。第二存储单元可以是伪存储单元，其中不存储从存储器控制器提供的数据样式。耦合编程控制单元还可以被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作，所述验证操作给第一存储单元提供对应于第一数据样式的验证电压。耦合编程控制单元可以被配置成当第一存储单元上的验证操作指示失败时给第二存储单元提供编程电压。第一数据样式可以具有多级数据样式的最高阈值电压。第一存储单元和第二存储单元可以彼此相邻。根据本专利技术概念的示范性实施例，一种非易失性存储器件可以包括:第一存储单元，被配置成存储第一数据样式；第二存储单元，被配置成根据第一数据样式的信息被供应编程电压；和控制逻辑。所述控制逻辑可以被配置成进行控制以将编程电压供应到第二存储单元。所述控制逻辑可以被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作。所述验证操作可以包括给第一存储单元提供对应于第一数据样式的验证电压。控制逻辑可以被配置成把编程电压再次供应给第二存储单元，直到第一存储单元上的所述验证操作指示通过为止。第一存储单元可以被连接到非易失性存储器件的存储块的最高字线和最低字线其中之一。第二存储单元可以被连接到存储块的伪字线。第一数据样式可以具有多级数据样式的最高阈值电压。第一存储单元可以被连接到第一字线，并且第二存储单元可以被连接到第二字线。第一字线可以是非易失性存储器件的存储块的最高字线和最低字线其中之一。第二字线可以是伪字线。第一位线可以被连接到第一存储单元，并且第二位线可以被连接到第二存储单J Li ο第一位线和第二位线可以彼此不同。第一位线和第二位线可以被连接到公共位线。控制逻辑可以被配置成控制编程电压的供应，以便在验证操作之后在验证操作指示失败时，编程电压被供应到第二存储单元。第三字线可以被连接到第一存储单元，并且第四字线可以被连接到第二存储单J Li ο第三字线和第四字线可以彼此相邻。根据本专利技术概念的示范性实施例，一种非易失性存储器件可以包括:被连接到第一存储单元的第一字线，第一存储单元被配置成存储第一数据样式信息；被连接到第一存储单元的页面缓冲器，该页面缓冲器被配置成存储要被存储在第一存储单元处的所述第一数据样式信息；和，连接到第二字线和第一字线的电压产生器，该电压产生器被配置成根据所述第一数据样式信息，向第二字线供应编程电压，并且，该电压产生器被配置成向第一字线供应对应于第一数据样式信息的验证电压。第一字线可以是存储单元阵列的存储块的最高字线。第一字线可以是存储单元阵列的存储块的最低字线。第二字线可以是伪字线。所述器件可以被配置成使得伪字线可以不具有从存储器控制器提供的数据样式。伪字线和第一字线可以彼此相邻。第一数据样式可以具有多级数据样式的最高阈值电压。页面缓冲器还可以被配置成根据供应给第一字线的验证电压，检查第一字线的数据样式的通过或者失败。电压产生器可以被配置成如果第一字线的数据样式被判断为失败，则给第二字线再次供应编程电压。本专利技术概念的示范性实施例涉及一种编程包括多个连接到多条字线和多条位线的存储单元的非易失性存储器件的方法。所述方法包括:检查要在第一字线被编程的第一数据信息；基于第一数据信息，把第一编程电压施加于第二字线；和，通过给第一字线提供对应于第一数据信息的验证电压并检查第一数据信息的通过或者失败，来判断第一字线的第一数据样式的完成。所述多条字线中的第一字线可以和所述多条字线中的第二字线相邻。所述方法可以包括当第一数据样式被判断为未被完成时，再次向第二字线提供编程电压。 通过验证在第一字线被编程的数据可以检查第一数据信息。根据本专利技术概念的示范性实施例，一种非易失性存储器系统包括:非易本文档来自技高网...

【技术保护点】
一种非易失性存储器件，包含：第一存储单元，被配置成存储第一数据样式；第二存储单元，被配置成被使用编程电压编程；和耦合编程控制单元，该耦合编程控制单元被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作，所述验证操作给第一存储单元提供对应于第一数据样式的验证电压，并且所述耦合编程控制单元被配置成当第一存储单元上的验证操作指示通过时结束对第二存储单元的编程。

【技术特征摘要】
2012.01.19 KR 10-2012-00060981.一种非易失性存储器件，包含: 第一存储单元，被配置成存储第一数据样式； 第二存储单元，被配置成被使用编程电压编程；和 耦合编程控制单元， 该耦合编程控制单元被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作， 所述验证操作给第一存储单元提供对应于第一数据样式的验证电压，并且所述耦合编程控制单元被配置成当第一存储单元上的验证操作指示通过时结束对第二存储单元的编程。2.如权利要求1所述的非易失性存储器件，其中，耦合编程控制单元被配置成当第一存储单元上的验证操作指示失败时继续对第二存储单元的编程。3.如权利要求1所述的非易失性存储器件，还包含: 存储器控制器，被连接到第一存储单元和第二存储单元，其中 第二存储单元是不具有从存储器控制器提供的数据样式的伪存储单元。4.如权利要求1所述的非易失性存储器件，还包含: 第一字线和第二字线， 其中，第一存储单元被连接到第一字线，并且第二存储单元被连接到第二字线。5.如权利要求4所述的非易失性存储器件，其中，第一字线和第二字线彼此相邻。6.如权利要求1所述的非易失性存储器件，还包含: 第一位线和第二位线， 其中，第一存储单元被连接到第一位线，并且第二存储单元被连接到第二位线。7.如权利要求6所述的非易失性存储器件，其中，第一位线和第二位线彼此不同。8.如权利要求1所述的非易失性存储器件，其中，第一数据样式具有多级数据样式的最高阈值电压。9.一种编程非易失性存储器件的方法，包含: 对第一存储单元编程； 执行验证操作来验证第二存储单元是否被利用第一数据样式编程，所述验证操作给第一存储单元提供对应于第一数据样式的验证电压；以及 当第二存储单元上的验证操作指示通过时，终止对第二存储单元的编程。10.如权利要求9所述的方法，还包含: 当第二存储单元上的验证操作指示失败时，继续对第一存储单元的编程；和 把编程电压供应给第一存储单元，直到第二存储单元上的所述验证操作通过为止。11.如权利要求9所述的方法，其中，第一数据样式具有多级数据样式的最高阈值电压。12.如权利要求9所述的方法，其中，第一存储单元被连接到第一字线，并且第二存储单元被连接到第二字线。13.如权利要求12所述的方法，其中，第一字线和第二字线彼此相邻。14.如权利要求9所述的方法，其中，第一存储单元被连接到第一位线，并且第二存储单元被连接到第二位线。15.如权利要求14所述的方法，其中，第一位线和第二位线彼此不同。16.一种非易失性存储器件，包含: 第一存储单元，被配置成存储第一数据样式； 第二存储单元，被配置成被供应编程电压；和 耦合编程控制单元，被配置成根据第一数据样式和第一存储单元的编程状态，给第二存储单元提供编程电压。17.如权利要求16所述的非易失性存储器件，还包含: 存储器控制器，被连接到第一存储单元和第二存储单元， 其中，第二存储单元是伪存储单元，在该伪存储单元中不存储从存储器控制器提供的数据样式。18.如权利要求16所述的非易失性存储器件，其中， 耦合编程控制单元还被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作， 所述验证操作给第一存储单元提供对应于第一数据样式的验证电压，并且耦合编程控制单元被配置成当第一存储单元上的验证操作指示失败时给第二存储单元提供编程电压。19.如权利要求18所述的非易失性存储器件，其中，第一数据样式具有多级数据样式的最高阈值电压。20.如权利要求18所述的非易失性存储器件，其中，第一存储单元和第二存储单元彼此相邻。21.一种非易失性存储器件，包含: 第一存储单元，被配置成存储第一数据样式； 第二存储单元，被配置成根据第一数据样式的信息向其供应编程电压；和 控制逻辑， 所述控制逻辑被配置成控制把编程电压供应到第二存储单元，并且所述控制逻辑被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作， 所述验证操作包括给第一存储单元提供对应于第一数据样式的验证电压。22.如权利要求21所述的非易失性存储器件，其中，控制逻辑被配置成把编程电压再次供应给第二存储单元，直到第一存储单元上的所述验证操作指示通过为止。23.如权利要求21所述的非易失性存储器件，其中， 第一存储单元被连接到非易失性存储器件的存储块的最高字线和最低字线其中之一，并且 第二存储单元被连接到存储块的伪字线。24.如权利要求21所述的非易失性存储器件，其中，第一数据样式具有多级数据样式的最高阈值电压。25.如权利要求21所述的非易失性存储器件，还包含: 连接到第一存储单元的第一字线；和 连接到第二存储单元的第二字线。26.如权利要求25所述的非易失性存储器件，其中， 第一字线是非易失性存储器件的存储块的最高字线和最低字线其中之一，并且 第二字线是伪字线。27.如权利要求25所述的非易失性存储器件，还包含: 连接到第一存储单元的第一位线；和 连接到第二存储单元的第二位线。28.如权利要求27所述的非易失性存储器件，其中，第一位线和第二位线彼此不同。29.如权利要求27所述的非易失性存储器件，其中，第一存储单元和第二存储单元被连接到公共位线。30.如权利要求21所述的非易失性存储器件，其中，控制逻辑被配置成控制编程电压的供应，以便在验证操作之后在验证操作指示失...

【专利技术属性】
技术研发人员：朴一汉，曹溶成，朴商秀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：